存儲器接口設計-認識信號完整性的價值

存儲器和其它組件之間的問題通常存在于這些器件之間的接口上，這些系統(tǒng)級的問題有時候是難以覺察的。本文詳述了一種能夠很容易地識別和解決這些出現在存儲器接口上問題的測試工具，從而使你的設計更為魯棒。

過去，設計工程師已在新系統(tǒng)的設計中采用信號完整性(SI)測試并用于穩(wěn)定產品質量。盡管SI在工程階段非常有價值，但它并非萬能藥，隨著產品設計不斷深化，其價值實際上會變得越來越小，并且要用溫度及電壓邊際測試(margin testing)來補充或替代SI測試以穩(wěn)定產品質量。

表1： 存儲器設計、測試及驗證工具。

正確選擇存儲器設計、測量和驗證的工具將減少工程時間并增加檢測潛在問題的可能性。表1是5個用于存儲器設計的重要工具的簡 短描述，由于本文將重點放在用于確認設計的功能性及魯棒性的工具上，這一列表并未完全列出所有的存儲器設計工具，表2說明了在什么時候采用這些工具最為有 效。

產品開發(fā)的5個階段

調試實驗室沒有邏輯分析儀對設計和調試是不可思議的，然而，鑒于對成本和時間的考慮，邏輯分析儀很少成為檢測系統(tǒng)內故障或問題的首選工具，它們卻常用來調試由兼容性或4-角測試(4-corner)所檢測到的問題。產品開發(fā)包括5個階段：

階段1-設計

要在硬件設計中實現一個概念或思想，由于沒有現成的原型，只可采用仿真工具，因此，設計工程師只能依靠電及行為仿真工具來進行設計。

階段2-阿爾法原型

阿爾法原型是最初或較早的原型，它可能會在生產(BIOS、功能性等)前就經過多次改變。

設計工程師必須在阿爾法原型上進行足夠的測試以確保下一個原型，至少從硬件角度講，將接近生產就緒狀態(tài)。就這一點而言，可靠的工具將至關重要。

首先要采用的工具是啟動和軟件檢驗，由此可得出有價值的信息，這些信息與基本軟件檢驗相結合，從而指出需要加以改變的數據，由于基本硬件改變尚有可能，徹底的軟件檢驗或許尚不可行。

表2：驗證與設計階段相對的存儲器功能性的工具。

在這個階段SI測試起著重要作用，它捕獲線路板上線跡的模擬信號，這些捕獲可與仿真或器件規(guī)格進行比較來確定這一器件是否符合規(guī)格及有充足的時序裕量，否則，就必須對器件加以改進。

然而，有一種在這個階段不應使用的工具是邊際測試，該測試只能在硬件完成后采用。在運行相應的測試后，設計工程師要進行一系列設計變更，包括可能要通過電或行為的仿真來確保設計達到所需的效果。

階段3-貝塔原型

在最后階段(貝塔原型)，硬件接近成品狀態(tài)， 僅有一些很小的問題出現，組合測試可以確保系統(tǒng)處于生產就緒狀態(tài)，軟件或兼容性的測試必須徹底，這一測試可單獨執(zhí)行或與邊際測試結合在一起執(zhí)行，邊際測試 的涵蓋范圍應當是廣泛的。不同的溫度與其極限電壓電平對識別這些問題及邊際時有價值，這一組合應捕獲可能出現的存儲器故障。

在這一階段SI測試的作用有限，但它可用于調試功能性的故障或確認在阿爾法原型階段所進行的改變。SI測試不應用于驗證來自未被改變的阿爾法原型的信號或網絡。假如在貝塔原型階段有任何補充性的修改，則有必要通過電和/或行為仿真或SI對這些修改進行確認。

階段4-生產

在生產階段很少對系統(tǒng)進行改變，這一階段的重點在于穩(wěn)定產品質量，系統(tǒng)的生產或許需要幾個月甚至幾年，這一生產或許要用到數百或數千個元件，公司有一套穩(wěn)定產品質量的程序顯得尤為重要。

在系統(tǒng)進入生產階段后對元件上進行一系列的質量測試，可以確保足夠的元件供應以使生產不致中斷。在生產階段，極少對母板的線 跡和布局加以改變，由于SI測試已用于確認那些改變，在這一階段，SI測試不再必要。此外，SI測試不能捕獲以往由系統(tǒng)/存儲器相關的問題所造成的故障， 首選的工具及穩(wěn)定產品質量的關鍵是兼容性及邊際測試。

階段5-后期制作

像MP3播放器或DVD錄音機這樣的系統(tǒng)在生產后段沒有穩(wěn)定產品質量的要求，然而，其它的系統(tǒng)可能有存儲器升級或支持的要求，這一點在筆記本電腦、移動PC及其它器件中尤為常見，而且在生產后段的數年都很重要，邊際測試及兼容性測試成為穩(wěn)定產品質量的關鍵。

圖1：從示波器所獲得的典型的信號完整性問題。

信號完整性測試

電子設計工程師喜歡使用示波器觀察電路設計并評估信號。圖1顯示了一個典型的SI捕獲，在這一實例中，目標照片表明信號來自單個DDR同步動態(tài)隨機存取存儲器(SDRAM)組件：地址組1、片選擇信號及不同的系統(tǒng)時鐘。

SI測試過程用系統(tǒng)信號的示波器光圖來評估電壓隨時間的變化，這些光圖或“捕獲”通過視覺來評價違規(guī)狀態(tài)，這種方法因對工程專家的水平提出高的要求，因而是一個耗時的過程。

如圖1所示的SI測試圖能夠反映出振鈴、上沖/下沖和時鐘沖突(斜率、建立/保持時間、總線爭用等)，假如上述狀況中有任何一種出現，通過兼容性及邊際測試都能輕易發(fā)現系統(tǒng)故障，在這些問題被發(fā)現后，其它的工具(邏輯分析儀、SI測試等)能夠確定故障的原因。

SI分析的局限性

SI分析正變得越來越困難并且消耗時間，在像FBGA封裝這樣的情況下，幾乎不可能進行SI分析，原因何在？除非探測點被增加到設計當中，在FBGA封裝中是不可能探測到信號的。

在多芯片模組(MCM)封裝中，將各種不同的芯片組合在一個封裝內，這些封裝既可用鑄?；衔镆部捎妹荛]的方法加以保護，并且封裝內的信號無法被探測到。