利用24位Δ-Σ ADC實現(xiàn)小信號的高精度測量

一個量程10千克的秤若能分辨出1克的重量變化，那么這個秤的主要組件通常是增量累加模數(shù)轉(zhuǎn)換器(Δ-Σ ADC)。設(shè)計師需要溫度測量的精確度達(dá)到0.01度時，Δ-Σ ADC也通常是首選方案。Δ-Σ ADC還能夠取代那些前面加一個增益級的傳統(tǒng)型逐次逼近寄存器ADC。由于這些數(shù)據(jù)轉(zhuǎn)換器非常適用于量度真實世界的微小變化，所以溫度傳感器、天平、流量計等精密儀器以及很多其它類型的傳感器都非常適合采用Δ-Σ ADC。

Δ-Σ ADC表面上看起來也許很復(fù)雜，但實際上它是由一系列簡單的部件所構(gòu)成的精確數(shù)據(jù)轉(zhuǎn)換器。Δ-Σ ADC由兩個主要構(gòu)件組成：執(zhí)行模數(shù)轉(zhuǎn)換的Δ-Σ調(diào)制器和數(shù)字低通濾波器/抽取電路(decimating circuitry)。Δ-Σ調(diào)制器的基本構(gòu)件(集成運算放大器、求和節(jié)點、比較器/1位ADC和1位DAC)如圖1所示。調(diào)制器的電荷平衡電路強制比較器的數(shù)字輸出位流來代表平均模擬輸入信號。在把比較器輸出回送至調(diào)制器的1位DAC的同時，還利用一個低通數(shù)字濾波器對其進(jìn)行處理。這個濾波器實際上是計算0和1的數(shù)量，并去掉大量噪聲，從而實現(xiàn)高達(dá)24位的數(shù)據(jù)轉(zhuǎn)換器。

要實現(xiàn)更多位數(shù)的分辨率，其主要障礙是噪聲。對于那些試圖從熱電偶、傳感器或其他低電平信號源來辨別微伏級變化的設(shè)計師來說，噪聲將會是一個主要的問題。背景噪聲(noise floor)由所有的外部噪聲和調(diào)制器周圍的噪聲源產(chǎn)生的噪聲總和組成，而且背景噪聲越高，檢測你試圖測試的模擬輸入信號的真實變化就越難。

圖1：Δ-Σ ADC由執(zhí)行模數(shù)轉(zhuǎn)換的Δ-Σ調(diào)制器及其后的數(shù)字濾波器和抽取器組成。

過采樣、噪聲修整、數(shù)字濾波和抽取是Δ-Σ轉(zhuǎn)換器用來降低噪聲并產(chǎn)生高分辨率輸出數(shù)據(jù)的四種重要方法。假定以頻率fS對一個數(shù)據(jù)轉(zhuǎn)換器的輸入信號采樣，根據(jù)奈奎斯特定理，fS必須至少是輸入頻率的2倍(fIN＝fS/2)。過采樣是以高于輸入信號頻率兩倍的頻率對輸入信號采樣。一個較大的過采樣比(k)將產(chǎn)生一個更有效的數(shù)字位流描述。組成位流的1或0越多，輸入信號的數(shù)字近似就越好。圖2顯示了以采樣率k×fS/2進(jìn)行的過采樣怎樣讓調(diào)制器將相同量的噪聲擴展到更寬的頻率范圍上，這極大地縮小了在所關(guān)注頻帶中的背景噪聲。過采樣率每增加2倍，理想的信噪比(SNR)就提高3dB。較大的SNR意味著Δ-Σ轉(zhuǎn)換器可以更好地分辨模擬輸入中更小的變化。

通過用調(diào)制器控制環(huán)路中的積分器進(jìn)行噪聲修整，Δ-Σ轉(zhuǎn)換器可以準(zhǔn)確地測量模擬輸入。積分器的噪聲修整過程是將更多噪聲強制推移到更高頻率上，如圖3所示。然后，數(shù)字低通濾波器去除噪聲的高頻部分，這樣極大地改善了SNR。數(shù)字濾波器還可以用來極大地降低在50Hz、60Hz或其它不想要的頻率上的噪聲。

數(shù)字位流中總是會有一些輸入信號帶來的噪聲。但是通過平均和濾波，Δ-Σ ADC極大地縮小了背景噪聲。過采樣率和內(nèi)部Δ-Σ調(diào)制器的“階數(shù)”決定噪聲高低，階數(shù)這個術(shù)語指的是積分器的數(shù)量。例如，一個3階調(diào)制器含有3個積分器級。

盡管增加積分器級數(shù)和增大過采樣率可以進(jìn)一步降低噪聲，但是穩(wěn)定性是3階或更高階Δ-Σ轉(zhuǎn)換器需要關(guān)注的大問題。一旦Δ-Σ調(diào)制器出現(xiàn)不穩(wěn)定，那么除非重新開關(guān)電源，否則它們通常不會再次變至穩(wěn)定狀態(tài)。凌特公司的所有Δ-Σ轉(zhuǎn)換器都采用3階調(diào)制器，而且每次轉(zhuǎn)換都對調(diào)制器和濾波器復(fù)位。即使調(diào)制器進(jìn)入不穩(wěn)定狀態(tài)(這很可能發(fā)生在基準(zhǔn)電壓很低，輸入信號又很大的情況下)，其Δ-Σ ADC也可以在不需要開關(guān)電源的情況下自己恢復(fù)到穩(wěn)定狀態(tài)。

圖2：過采樣降低了所關(guān)注頻帶中的背景噪聲。

調(diào)制器環(huán)路穩(wěn)定且噪聲由積分器修整后，接下來對所產(chǎn)生的數(shù)字信號進(jìn)行濾波和抽取。抽取就是舍棄一些采樣，主要是去掉由過采樣帶來的冗余信號信息。如果過采樣率為256，那么ADC求取256個采樣的平均值，而抽取器則每256個采樣產(chǎn)生1個數(shù)字輸出。濾波和抽取后產(chǎn)生的數(shù)字信號再從ADC輸出，一般采取串行格式。

Δ-Σ ADC的數(shù)字輸出與基準(zhǔn)源一樣好，有噪聲的基準(zhǔn)源是任何數(shù)據(jù)轉(zhuǎn)換器的主要誤差來源。Δ-Σ調(diào)制器的1位DAC由正基準(zhǔn)電壓和負(fù)基準(zhǔn)電壓偏置。正(或高)基準(zhǔn)電壓一般是輸入信號電平的上限，而負(fù)(或低)基準(zhǔn)電壓一般是下限。有些Δ-Σ ADC的正和負(fù)基準(zhǔn)電壓都連接到外部，某些則將低的基準(zhǔn)連接到公共電壓上，例如地，其它ADC可以選擇使用內(nèi)部帶隙基準(zhǔn)(bandgap reference)或外部基準(zhǔn)。凌特公司的Δ-Σ轉(zhuǎn)換器允許設(shè)計師改變基準(zhǔn)和輸入共模電壓，變化范圍在地到電源電壓之間。

在選擇Δ-Σ轉(zhuǎn)換器時，轉(zhuǎn)換時鐘和數(shù)據(jù)延遲是兩個需要考慮的重要因素。時鐘控制數(shù)據(jù)處理的內(nèi)部時序，并決定轉(zhuǎn)換時間。轉(zhuǎn)換時鐘可以從內(nèi)部提供，或者采用外部晶振或硅振蕩器。不過，因為數(shù)字濾波器不抑制振蕩器頻率，因此采用內(nèi)部振蕩器具有優(yōu)勢。

圖3：積分器將噪聲強制推移到更高的頻率上。

由于數(shù)據(jù)延遲，當(dāng)前輸出結(jié)果落后于輸入一個采樣周期。凌特公司所有無延遲Δ-Σ轉(zhuǎn)換器都在一個周期內(nèi)穩(wěn)定，簡化了多路復(fù)用應(yīng)用。

Δ-Σ ADC雖然本質(zhì)上很簡單，但是配置這種ADC卻常常是一個復(fù)雜的過程，如要寫很多指令、平衡輸入級的復(fù)雜性和選擇外部振蕩器。凌特公司的Δ-Σ轉(zhuǎn)換器沒有校準(zhǔn)序列、配置寄存器、濾波器穩(wěn)定時間和外部振蕩器，降低了設(shè)計的復(fù)雜性。每個轉(zhuǎn)換周期中都執(zhí)行透明的偏移和滿標(biāo)度自動校準(zhǔn)，以確保高準(zhǔn)確度，而高準(zhǔn)確度則保證能夠分辨出1克或0.01度的差別。