基于DM642的實(shí)時(shí)多協(xié)議轉(zhuǎn)換器設(shè)計(jì)
加入技術(shù)交流群
2 硬件設(shè)計(jì)
本系統(tǒng)采用如圖3所示的DM642+FPGA的設(shè)計(jì)方式，實(shí)現(xiàn)了雙通道RS 232總線、雙通道ARINC429，單通道雙冗余1553B總線以及LAN總線的通信。DM642為TI公司的C6000系列高速DSP，其主頻最高可達(dá)720 MHz，數(shù)據(jù)處理能力達(dá)4 800 MIPS，其收發(fā)通道獨(dú)立的EMAC和MDIO可以很好的支持10 Mb／s和100 Mb／s以太網(wǎng)。DM642還擴(kuò)展32 MB SDRAM和8 MB FLASH，用于緩存數(shù)據(jù)和存儲(chǔ)協(xié)議。FPGA選擇Altera公司的EP3C55F4 84，其LE單元、儲(chǔ)存單元、可用I／O均比較豐富。DM642實(shí)現(xiàn)以太網(wǎng)接口，控制系統(tǒng)并完成協(xié)議的編解碼。FPGA中的總線單元實(shí)現(xiàn)RS 232等總線的物理層收發(fā)，總線管理單元協(xié)調(diào)DM642與各總線單元間的通信。采用專業(yè)芯片實(shí)現(xiàn)各總線的電氣轉(zhuǎn)換。本文引用地址：http://www.ex-cimer.com/article/194140.htm
總線管理單元管理各總線，并協(xié)調(diào)各總線與DM642的通信。為防止總線沖突，總線管理單元中記錄DM642及RS 232等總線單元的工作狀態(tài)。1553B總線與RS 232總線和ARINC429總線不同，其收發(fā)是相關(guān)的，無論其收發(fā)數(shù)據(jù)時(shí)，總線管理單元都視其被占用。當(dāng)DM642處理高優(yōu)先級(jí)協(xié)議時(shí)，總線管理單元將對(duì)DM642屏蔽低優(yōu)先級(jí)協(xié)議產(chǎn)生的中斷，直至DM642完成相應(yīng)數(shù)據(jù)處理。對(duì)為了防止總線被“鎖死”，總線管理單元對(duì)超過一定時(shí)長(zhǎng)處于忙狀態(tài)而未被使用的總線復(fù)位，并對(duì)DM642產(chǎn)生總線異常中斷。
每個(gè)總線單元都采用如圖4所示的結(jié)構(gòu)，“總線收發(fā)”實(shí)現(xiàn)相應(yīng)總線物理層收發(fā)。在總線單元中實(shí)現(xiàn)8個(gè)幀頭識(shí)別單元和一個(gè)幀尾識(shí)別單元，實(shí)時(shí)匹配和提取協(xié)議。幀頭識(shí)別單元記錄有高優(yōu)先級(jí)協(xié)議的幀頭、幀尾、幀長(zhǎng)等信息，DM642在識(shí)別出低優(yōu)先級(jí)協(xié)議后，將該協(xié)議的幀尾、幀長(zhǎng)等信息寫入幀尾識(shí)別單元。無論是DM642還是任一幀頭幀尾識(shí)別單元協(xié)議匹配成功后，幀頭幀尾識(shí)別管理單元都將使其它幀頭幀尾識(shí)別單元處于非工作狀態(tài)，在該幀頭幀尾識(shí)別單元根據(jù)幀尾或幀長(zhǎng)提取完協(xié)議后，其它幀頭幀尾識(shí)別單元將再次使能。幀頭幀尾識(shí)別管理單元在識(shí)別出協(xié)議和完成協(xié)議提取時(shí)，將向總線管理單元產(chǎn)生不同中斷?？偩€發(fā)送FIFO由非空變?yōu)榭眨伯a(chǎn)生發(fā)送完成中斷。
評(píng)論