精確地測量快速上升/下降的ADC采樣時鐘

關鍵字：ADC 采樣時鐘

在許多應用中，均要求具備探測高速信號的能力，從而對你的示波器以及探頭組合提出了帶寬要求。測量精密ADC的采樣時鐘就是其中一個應用，在此，對示波器以及示波器探頭組合的要求就是至關重要的。ADC時鐘的信號完整性可能限制性能，正如下列著名方程所給出的那樣：

在該方程中，f是被采樣的模擬頻率，tj是時鐘源上的RMS抖動(這證明SNR(信噪比)將隨著時鐘源上抖動的增加而惡化)。這個方程直接適用于采樣耐奎斯特型轉換器，Δ-∑ ADC—如ISL260001—受益于過采樣，且抖動要求因過采樣率(OSR)而稍微下降。

這通常意味著需要具有比較快速的邊沿以及良好的信號完整性的采樣時鐘，以獲得最大的ADC性能。在常規(guī)的ADC工作模式中，一個要求就是采樣時鐘為50MHz。

現(xiàn)代邏輯可以方便地提供1ns的時鐘邊沿，滿足ADC時鐘應用的推薦，但是，對你的測量設置提出了高帶寬要求。上升時間為0.7ns的時鐘具有500MHz的信號帶寬，采用一階近似，就得到BW=0.35/上升時間。根據(jù)經驗法則，你的測量帶寬應該大于3倍的信號帶寬，因此，對測量帶寬的要求是>1.5GHz。

下面顯示了利用1GHz帶寬的示波器以及500MHz帶寬示波器探頭對50MHz采樣時鐘進行測量的結果。1GHz示波器來自具有500MHz探頭的制造商，它推薦采用(可選)較高帶寬有源探頭進行較高頻率的測量。圖1顯示了利用所提供的10倍、500MHz示波器探頭測量ADC采樣時鐘的屏幕抓圖。

圖1：利用500MHz探頭測量時鐘信號的屏幕抓圖(點擊圖像放大)。

該屏幕還顯示了對測得的1.4ns上升時間的10%-90%的計算值。因為在時鐘驅動器上探頭存在加載效應，且存在示波器和探頭帶寬的限制，這個測量值具有固有的不確定性。10 MΩ/8pF探頭在50MHz大約等效于300 Ω；這個負載被放置在你正在探測的DUT兩端。

在作出任何高速測量的過程中，一個重要考慮就是探頭的地回路；在測量中所采用的地回路如圖1所示，近似為1英寸。采用標準的6英寸地回路，導致在回路路徑中的感抗過大，從而導致時鐘信號出現(xiàn)振鈴現(xiàn)象。在這種情形下，測量是沒有意義的。

減小跨越你的測試點兩端探頭電容效應的途徑之一，就是采用如參考文獻1所描述的阻性、傳輸線型探頭。該探頭的加載電容被減少為1-2pF。探頭帶寬限制被極大地減少了，容許你實現(xiàn)示波器的整個帶寬。在你的電路上的容性加載也被極大地減少了，從而讓你在比較接近實際應用的情形下對ADC進行測量。該探頭在50 Ω同軸電纜的末端焊接了一個1 kΩ軸向電阻。如圖2所示為它的等效電路。

圖2：電阻性探頭的等效電路(點擊放大圖像)。

1 kΩ電阻將把直流負載呈現(xiàn)給DUT；這對于大多數(shù)應用來說應該不是問題，但是，應予以考慮。示波器輸入端接應該設置為50 Ωm，從而導致大約20:1的衰減。

低成本構建這種探頭的方式如圖3所示。探頭適配器是一個具有SMA插座對插座的適配器，其中，在一端焊接了軸向引線的電阻。如圖所示，短的地引線也被焊接上了。地引線應該盡可能短，以最小化回路的電感。

圖3：電阻/適配器組合(點擊放大圖像)。

這種適配器可以被附接到標準的SMA/BNC電纜組件上(例如RG-316)。該適配器可以根據(jù)需要拆除和安裝。圖4所示為適配器與電纜的照片。這種適配器的總成本為小于20美元。

圖4：電纜和適配器的照片

這種適配器/同軸電纜組合在此被用于測量時鐘信號，如圖5所示。

圖5：利用阻性探頭測量時鐘信號的屏幕抓圖。

20倍的衰減—可被視為波形幅度—被顯示為165mV(3.3V/20)。950 Ω的電阻會導致接近20:1的衰減因子。然而，上升/下降時間顯示為比采用500MHz探頭看到的結果更陡峭。上升時間—更早時為1.4ns—在此為688ps。這個測量值非常接近時鐘驅動器指標的期望值。

對于高頻應用來說，可以采用專門設計的有源探頭，盡管上述方法并不是為了替代這些有源探頭，但是，這種適配器能夠幫助顯示由一個10倍探頭才能捕獲的上升時間，并有助于你避免造成測量誤差。本文用很短的篇幅說明當進行高頻測量時要注意的事項，并提供了在實驗室中有所幫助的、簡單、低成本的解決方案。

參考文獻

1. H. Johnson, M. Graham, High Speed Digital Design, Prentice Hall, 1993, p.99

關于作者

Gary Hendrickson是Intersil公司混合信號與產品組的專職應用工程師，其研究重點是新型模擬-數(shù)字轉換器的開發(fā)。他擁有意大利Rutgers大學的電子工程學士學位以及Syracuse大學的碩士學位。