<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 瞬變光輻射采集系統(tǒng)設(shè)計(jì)

          瞬變光輻射采集系統(tǒng)設(shè)計(jì)

          作者: 時(shí)間:2011-12-21 來(lái)源:網(wǎng)絡(luò) 收藏

          在電路中采用的方法是:A/D轉(zhuǎn)換器按照固定的轉(zhuǎn)換頻率進(jìn)行模擬量到數(shù)字量的轉(zhuǎn)換,通過(guò)FPGA控制數(shù)據(jù)的變速率存儲(chǔ)。其具體的VHDL設(shè)計(jì)步驟如下:
          (1)實(shí)現(xiàn)采樣時(shí)鐘的逐次分頻;
          (2)調(diào)整逐次分頻的占空比,以防止數(shù)據(jù)存儲(chǔ)錯(cuò)誤;
          (3)設(shè)計(jì)使能信號(hào),實(shí)現(xiàn)對(duì)每組只存儲(chǔ)32點(diǎn)。
          由于系統(tǒng)對(duì)目標(biāo)信號(hào)時(shí)間長(zhǎng)度是固定的,故變頻存儲(chǔ)的變頻次數(shù)是有限的。初始存儲(chǔ)時(shí)間間隔△t=0.01 ms,其變頻次數(shù)不超過(guò)16次。故本方案中設(shè)計(jì)一個(gè)16位計(jì)數(shù)器counter16,對(duì)200 kHz采樣時(shí)鐘計(jì)數(shù)。計(jì)數(shù)器counter16的第0~15位的輸出,即可以實(shí)現(xiàn)對(duì)200 kHz采樣時(shí)鐘的逐次二分頻。但是由于從counter16(1)開始,每個(gè)低位輸出時(shí)對(duì)應(yīng)著K個(gè)有效數(shù)據(jù),但存儲(chǔ)的數(shù)據(jù)只會(huì)是最后一個(gè)有效數(shù)據(jù),這樣可能會(huì)造成數(shù)據(jù)存儲(chǔ)出錯(cuò),故需要對(duì)counter16(1)~counter16(15)進(jìn)行占空比調(diào)整。將占空比從1:1調(diào)整為1:(2K-1),其中K為整數(shù)(K=2~32 768)。調(diào)整占空比VHDL的思路為設(shè)計(jì)一個(gè)16位的counter16_v計(jì)數(shù)器,將counter16的相應(yīng)位進(jìn)行相與后賦給相應(yīng)的counter16_v。
          由于每組只存儲(chǔ)32個(gè)數(shù)據(jù),因此對(duì)應(yīng)每組還要設(shè)計(jì)相應(yīng)的16 b使能信號(hào)dcnt。方法是對(duì)clk_200K計(jì)數(shù),存儲(chǔ)開始后,開始64個(gè)clk_200K時(shí)鐘將第一組數(shù)據(jù)使能信號(hào)dcnt(o)置為高電平,然后保持低;接著對(duì)128個(gè)clk_200K時(shí)鐘將第二組數(shù)據(jù)使能dcnt(1)置為高電平,然后保持低。按照這種方法可將16個(gè)使能信號(hào)從dcnt(0)~dent(15)設(shè)置好。變頻存儲(chǔ)的使能頻率為ad_clk。

          本文引用地址:http://www.ex-cimer.com/article/194600.htm

          d.jpg


          這里給出基于Altera公司的FPGA Flex10K系列的EPF10K20TC144-3。圖5為變頻存儲(chǔ)時(shí),采樣頻率clk_200K與其他信號(hào)關(guān)系及其時(shí)序波形。系統(tǒng)先以默認(rèn)的采樣頻率進(jìn)行采樣,當(dāng)識(shí)別檢測(cè)模塊判定信號(hào)發(fā)生時(shí)(siggen變?yōu)楦唠娖?,開始輸出經(jīng)過(guò)變頻的采樣數(shù)據(jù),每隔32點(diǎn),存儲(chǔ)頻率下降50%,直到系統(tǒng)所要求的數(shù)據(jù)點(diǎn)數(shù)為止,到波形如圖6所示。當(dāng)采樣的數(shù)據(jù)個(gè)數(shù)符合系統(tǒng)的要求后siggen信號(hào)變?yōu)榈碗娖?,ens屏蔽采樣的數(shù)據(jù)。等到FIFO清空后,ens重新變?yōu)楦唠娖剑謴?fù)默認(rèn)的采樣時(shí)鐘,重新開始采樣、識(shí)別和存儲(chǔ)工作。

          4 結(jié)論
          根據(jù)瞬態(tài)探測(cè)系統(tǒng)的整體要求,本文提出了基于目標(biāo)信號(hào)特性基礎(chǔ)上的變頻方案,以FPGA為核心控制和處理單元,采用模塊化設(shè)計(jì)思想,編程實(shí)現(xiàn)對(duì)數(shù)據(jù)采樣和存儲(chǔ)的控制。按照工程要求,完成了編程、仿真和外圍硬件電路的搭建,實(shí)現(xiàn)了對(duì)瞬變信號(hào)的數(shù)據(jù)采集。該方案有效降低了數(shù)據(jù)采集系統(tǒng)對(duì)于存儲(chǔ)容量的要求,同時(shí)也減小了對(duì)數(shù)據(jù)處理量,對(duì)于其他數(shù)據(jù)存儲(chǔ)容量有要求的數(shù)據(jù)采樣系統(tǒng)具有很好的借鑒作用。


          上一頁(yè) 1 2 3 4 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();