基于新型雷達數(shù)字電路的便攜式自動測試系統(tǒng)設(shè)計

基于對ICT測試、功能測試局限性的深入探討，以及對邊界掃描測試技術(shù)的研究與實踐，本文提出了“MERGE(組合)”邊界掃描測試模型的建立方法，并基于此方法，構(gòu)建了數(shù)字電路便攜式自動測試系統(tǒng)，實現(xiàn)了對新型雷達數(shù)字電路的高速、準確的測試。系統(tǒng)具有硬件設(shè)備小巧、便攜，性能穩(wěn)定、可靠，故障隔離率高等優(yōu)點，適合于戰(zhàn)地級實時維修保障，是大型在線測試、功能測試平臺的有效補充，較好的解決了測試設(shè)備受制于人及戰(zhàn)時應(yīng)急搶修等問題。

　　雷達，作為一種重要的軍事武器裝備，在軍事上將其形象的比喻成作戰(zhàn)指揮員的“眼睛”，在維護國家安全及領(lǐng)土完整中發(fā)揮著舉足輕重的作用。但隨著數(shù)字電路設(shè)計及制造技術(shù)的發(fā)展，特別是CAD設(shè)計軟件的進步及完善，單一的測試方法如ICT(In-Circuit Test)測試、功能測試等已無法滿足新型雷達數(shù)字電路測試及故障診斷的要求，邊界掃描測試將成為今后雷達裝備數(shù)字電路故障診斷發(fā)展的主流技術(shù)。

　　自動測試系統(tǒng)實現(xiàn)

　　“MERGE(組合)”測試模型的建立

　　IEEE 1149.1標準明確的規(guī)范了邊界掃描構(gòu)建原理及相應(yīng)的測試方法。在故障診斷過程中，可利用VLSI芯片自帶的邊界掃描結(jié)構(gòu)及相關(guān)測試指令，有效的實現(xiàn)對VLSI芯片引腳固定型、開路、橋接等故障類型的檢測。但待測試的數(shù)字電路模塊通常包括邊界掃描器件和非邊界掃描器件，本文提出的MERGE測試模型可通過已有的邊界掃描結(jié)構(gòu)實現(xiàn)對非邊界掃描芯片的測試，能夠拓展邊界掃描的測試范圍，提高TPS的故障覆蓋率。

　　基于邊界掃描測試技術(shù)的基本原理，構(gòu)建測試系統(tǒng)過程中創(chuàng)造性的提出了“MERGE”結(jié)構(gòu)測試模型，基本思想如圖 1所示。其中，B部分為待測數(shù)字電路BUT(Board Under Test)，A部分為獨立于BUT外的邊界掃描擴展卡，該擴展卡可看作是一塊符合IEEE 1149.1邊界掃描設(shè)計規(guī)范的數(shù)字電路。首先，集中將一個完整的數(shù)字電路BUT分為如下幾個部分：非邊界掃描芯片簇(U1)，邊界掃描芯片簇(U2)，混合芯片簇(U3)。在這里“簇”的概念即將多個器件統(tǒng)稱為一個“簇”，簇的范圍可以根據(jù)具體電路規(guī)模來進行劃分，可以小到單獨的一個IC或UUT(Unit Under Test)，也可大到一個完整的BUT 。

　　(1) MERGE非邊界掃描芯片簇(U1)：非邊界掃描芯片是整個BUT網(wǎng)絡(luò)中一個有序的子集，是具有特定功能的電路。在MERGE理念中，通過對非邊界掃描芯片簇建立單獨的功能模型，將其作為邊界掃描芯片間的一個中間級信號傳輸模型，MERGE到邊界掃描鏈路，結(jié)合EXTEST邊界掃描指令，通過Capture IR→Shift IR→Update IR→Capture DR→shift DR→Update DR等相應(yīng)操作，達到通過邊界掃描鏈路實現(xiàn)對非邊界掃描簇測試的目的?！?2) MERGE混合芯片簇(U3)：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路(還可以含有一些中間級的模擬電路)。MERGE的思路與(1)類似，模型的驗證可通過將一組確定的測試矢量集APPLY至MI(Model Input)，經(jīng)過確定的時間延遲，通過在MO(Model Output)將采集到的響應(yīng)信號與寄存器中存貯的期望值相比較的方法實現(xiàn)測試。

　　(3) MERGE BSEC(邊界掃描擴展卡)，通過BSEC實現(xiàn)對BUT邊緣電路中非邊界掃描芯片簇或不含邊界掃描芯片的BUT進行邊界掃描測試。測試時，將待測BUT作為非邊界掃描簇或混合邊界掃描簇，而將BSEC當(dāng)作邊界掃描芯片簇，通過MERGE方法，將BUT、接口電路、邊界掃描擴展卡電路虛擬成為一個含邊界掃描芯片的BUT，具體實現(xiàn)與(1)、(2)類似。

　　測試系統(tǒng)硬件設(shè)計

　　為了減輕系統(tǒng)整機的重量，便于運輸及攜帶，本測試系統(tǒng)前端設(shè)備采用筆記本計算機作為主體來完成系統(tǒng)功能的實現(xiàn)和人機界面的交互[3]，同時內(nèi)配GPIB-USB模塊、JTAG-Control-PCI-USB控制器，分別控制可編程電源(Agilent 6600)及BS Interface Pod模塊。整個硬件設(shè)計的核心為BSEC、JTAG-Control-PCI-USB控制器及BS Interface Pod模塊。其系統(tǒng)硬件框圖如圖2所示。