基于TMS320VC5509A 的圖像采集處理系統(tǒng)

　　3 系統(tǒng)軟件設(shè)計(jì)

　　本系統(tǒng)中， 軟件主要分為3 個(gè)部分： DSP 的圖像采集部分（ 在CCS 軟件開發(fā)環(huán)境下用C 語(yǔ)言編制、調(diào)試實(shí)現(xiàn)） ;圖像處理部分以及CPLD 的邏輯控制部分（ 在Quart us 環(huán)境下用VHDL 實(shí)現(xiàn)） 。圖像處理部分的算法函數(shù)（ 圖像銳化、邊緣檢測(cè)等） 可在主程序中可以直接調(diào)用（ 其中包括使用中值濾波對(duì)圖像進(jìn)行預(yù)處理， 圖像二值化用于邊緣檢測(cè)， 以及拉普拉斯算法用于圖像銳化） 。CPLD 主要完成視頻解碼器與緩存的接口邏輯， 緩存與DSP 的接口邏輯和FLASH 的地址譯碼等功能。DSP 主程序流程圖如圖4 所示。

圖4 系統(tǒng)軟件流程

　　DSP 的主程序流程為： 系統(tǒng)在上電復(fù)位后， 需要完成系統(tǒng)的自舉， 自舉方式采取并行外部16 位異步內(nèi)存引導(dǎo)方式， 因此需要將GPIO0、GPIO1、GPIO2 下拉， GPIO3 上拉[ 9??10] ; 當(dāng)5509A 的bootloader 開始執(zhí)行的時(shí)候， 程序會(huì)完成相應(yīng)的初始化， 即將數(shù)據(jù)堆棧寄存器的地址配置為000090h, 系統(tǒng)堆棧寄存器的地址配置為000080h, 將ST 1_55寄存器的IN TM 域配置為1, 不使能中斷， 地址為000060h 和000061h 這兩個(gè)字用來(lái)暫時(shí)保存入口地址，ST 1_55 的SXMD 位被清0, ST1_55 的54CM 位被置1; 初始化完成后則開始執(zhí)行bootloader 程序， bootloader 程序的自舉代碼存放在位于CE3 空間的FF_8000h 地址處， 然后讀取位于CE1 空間地址為200000h 的boot table, 即自舉表[8] ; 自舉完畢以后， 接著對(duì)時(shí)鐘、EMIF 進(jìn)行初始化，然后初始化T VP5150 以及AL422B, 通過(guò)讀狀態(tài)寄存器判斷有無(wú)場(chǎng)同步信號(hào)V SYNC, 通過(guò)向控制寄存器2 寫數(shù)復(fù)位FIFO 的寫指針， 結(jié)束復(fù)位狀態(tài)， 想控制寄存器1 的ST ART 位寫1, 開始采集圖像； 當(dāng)FIFO 滿一場(chǎng)圖像時(shí)， 觸發(fā)外部中斷INT 4, DSP 轉(zhuǎn)去執(zhí)行中斷服務(wù)程序， 中斷服務(wù)程序首先將ST ART 位清零， 然后將FIFO 的讀指針復(fù)位， 結(jié)束復(fù)位狀態(tài)， 開始接收來(lái)自FIFO 的數(shù)據(jù)， DSP 將數(shù)據(jù)存入SDRAM, 供DSP 的后續(xù)處理。

　　4 結(jié)束語(yǔ)

　　考慮到應(yīng)用場(chǎng)合需要低價(jià)位， 低功耗的處理芯片， 選用5509A 作為本系統(tǒng)的核心芯片； 結(jié)合現(xiàn)有的圖像處理算法， 設(shè)計(jì)出了一套低功耗， 低成本的嵌入式圖像采集與處理系統(tǒng)。

　摘要： 傳統(tǒng)圖像采集處理系統(tǒng)多以計(jì)算機(jī)為平臺(tái)， 其圖像處理速度不高， 且體積龐大、功耗大。為克服這些缺點(diǎn)， 介紹了一種成本低、結(jié)構(gòu)簡(jiǎn)單、體積小、功耗低的圖像采集處理系統(tǒng)。以TI 公司的T MS320VC5509A 為核心器件， 采用大容量FIFO 完成視頻數(shù)據(jù)存儲(chǔ)， 利用CPLD 完成邏輯控制功能。軟件采用C 語(yǔ)言對(duì)5509A 進(jìn)行編程， 完成整個(gè)采集過(guò)程的系統(tǒng)調(diào)度工作及圖像處理算法， 增強(qiáng)了易讀性和可移植性， 提高了圖像處理的速度。

　　0 引 言

　　隨著現(xiàn)代電子技術(shù)的發(fā)展， 圖像采集和處理技術(shù)在工業(yè)、醫(yī)學(xué)、軍事等很多領(lǐng)域得到了廣泛的應(yīng)用。DSP（ digital signal processor ） 芯片， 也稱數(shù)字信號(hào)處理器， 有很高的集成度， 是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器器件， 它以其獨(dú)特的哈佛結(jié)構(gòu)和流水線技術(shù)以及快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法的特點(diǎn)廣泛應(yīng)用于圖像處理、語(yǔ)音合成等領(lǐng)域。T I 公司推出的高性能、超低功耗和低價(jià)位的定點(diǎn)數(shù)字信號(hào)處理器TMS320VC5509A, 具有體積小、處理速度快、使用靈活方便等特點(diǎn)?；贒SP 的圖像采集處理系統(tǒng)能較好地滿足處理數(shù)據(jù)量大、小型化便攜式、高速傳輸以及大容量存儲(chǔ)空間的需求。

　　1 TMS320VC5509A 簡(jiǎn)介

　　作為本系統(tǒng)的核心器件， 5509A 內(nèi)核工作頻率可達(dá)到144 MHz（ 6. 94 ns） , 內(nèi)核供電為1. 6 V。由3 部分組成：中央處理單元（ CPU） 、內(nèi)部存儲(chǔ)器和片內(nèi)外設(shè)。

　　CPU 內(nèi)部總線由一條讀指令數(shù)據(jù)總線（ 32 位） , 1 條讀指令地址總線（ 24 位） , 3 條讀數(shù)據(jù)數(shù)據(jù)總線（ 16 位） , 3 條讀數(shù)據(jù)地址總線（ 24 位） , 2 條寫數(shù)據(jù)數(shù)據(jù)總線（ 16 位） , 2 條寫數(shù)據(jù)地址總線（ 24 位） 組成。CPU 提供2 個(gè)MAC 單元支持乘加運(yùn)算， 每個(gè)MAC 可以完成一次17 位× 17 位的乘法和一次40 位的加法操作， 結(jié)果送入累加器。采用2 段分離的流水線： 第一段為指令流水線； 第二段為執(zhí)行流水線。

　　5509A 內(nèi)部有一個(gè)時(shí)鐘發(fā)生器， 為了減少功耗， 時(shí)鐘發(fā)生器和其他很多模塊一樣具有空閑（ IDEL） 模式。5509A 支持2類外部存儲(chǔ)器接口， 即異步接口和同步接口。

　　2 系統(tǒng)硬件結(jié)構(gòu)及原理

　　硬件系統(tǒng)總體結(jié)構(gòu)框圖如圖1 所示。本系統(tǒng)主要包括兩個(gè)子系統(tǒng)： 圖像采集系統(tǒng)與圖像處理系統(tǒng)。圖像采集系統(tǒng)包括CCD 攝像頭、視頻采集芯片、緩存以及用于邏輯控制與地址譯碼的CPLD; 圖像處理系統(tǒng)則包括DSP、外擴(kuò)的FLASH 和SDRAM。主要工作流程為： 由CCD 攝像頭攝取視頻圖像， 輸出標(biāo)準(zhǔn)PAL 制視頻信號(hào)； 視頻解碼器將模擬視頻信號(hào)轉(zhuǎn)換為標(biāo)準(zhǔn)的數(shù)字視頻信號(hào)并送入緩存， 緩存暫存視頻數(shù)據(jù)； 待圖像采集完畢后， DSP 通過(guò)外部存儲(chǔ)器接口從緩存中讀取圖像數(shù)據(jù)并存入幀存儲(chǔ)器， 以供后續(xù)處理。邏輯控制模塊完成各部分之間的接口邏輯匹配和控制邏輯。電源模塊為系統(tǒng)各部分提供電源。

圖1 硬件電路總體結(jié)構(gòu)