基于DSP的抖動測量的方案
3.1 DSP選擇
TMS320F206是德州儀器公司用靜態(tài)CMOS技術集成的DSP芯片,屬于TMS320C2000系列。這是一種低功耗器件,采用了改進的哈佛結(jié)構(gòu),有1條程序總線和3條數(shù)據(jù)總線,有高度并行性的算術邏輯單元ALU、專用硬件邏輯、片內(nèi)存儲器、片內(nèi)外設和高度專業(yè)化的指令集,從而使該芯片速度高、操作靈活。TMS320F206有224K的尋址能力、3個外部中斷、1個同步串口和一個異步串口,最高時鐘為40MHz。由于每秒需處理數(shù)據(jù)2Mbit,每個符號采樣兩次,所以實際數(shù)據(jù)速率是4Mbps。通過其算法來估計其運算量,40MIPS的處理能力完全可以滿足其要求。在設計中使用了1個外部中斷,一個異步串口。異步串口和PC機的串口相連接,將DSP計算結(jié)果送回到PC機顯示。
3.2 時鐘記數(shù)模塊
該模塊主要作用有以下幾個:
①對二分頻后的2MHz時鐘信號用100MHz的時鐘進行記數(shù);
?、谟?00MHz時鐘對2MHz信號記數(shù),產(chǎn)生誤差脈沖;
?、蹖φ箤捄蟮恼`差脈沖用100MHz的時鐘進行記數(shù);
?、墚a(chǎn)生與數(shù)據(jù)存儲模塊接口的寫時鐘和寫使能信號;
⑤將2MHz的記數(shù)
值和展寬的誤差脈沖記數(shù)值通過一路8位的數(shù)據(jù)總線分時輸出。
此模塊的設計主要是用一塊XILINX公司的CPLD XC95108來完成的。
3.3 脈沖展寬模塊
脈沖展寬模塊是為了提高測試抖動的精度,這是本設計中非常關鍵的一個模塊。本設計測試抖動其實就是精確地測試出每個周期的時間,只有測試的時間精度提高,最終測試抖動才能達到要求的精度。若無脈沖展寬電路,僅用100MHz的時鐘記數(shù)的話,則單個周期的測時的最大誤差將會是20ns,這樣根本無法滿足抖動測試的精度要求。
為了測出小于度量單位的一個物理量的值,我們很容易地想到只要將該物理量放大一個固定的倍數(shù)后,使該放大后的物理量可測,此時只要測出該物理量后除以該放大倍數(shù),即可得到原先的物理量的值。該模塊的設計就利用了這樣的思路。具體是利用LM234產(chǎn)生兩個恒流源,分別做為一個電容的充電電流和放電電流。利用充放電電流的不同產(chǎn)生斜率不同的充電曲線,再與一參考電壓進行比較,即可得到一展寬的脈沖。具體的脈沖展寬電路是用兩個三級管完成充放電工作和比較電路。三級管的型號是2SC3357,2SC3357是高頻三級管,其工作頻率可達到2GHz。選用高頻三級管對此設計相當重要,因為要測的誤差脈沖其時間只有幾個ns。
3.4 數(shù)據(jù)存儲模塊
數(shù)據(jù)存儲模塊主要是作為時鐘記數(shù)模塊所記數(shù)據(jù)的緩沖器,在時鐘記數(shù)模塊和數(shù)據(jù)處理模塊之間充當接口。正如前面所介紹的,選用了一片選進先出(FIFO)芯片,型號是IDT72230。此型號的FIFO具有2K×8的存儲空間。在FIFO的數(shù)據(jù)全滿后,由IDT72230的FF(全滿標志引腳)向數(shù)據(jù)處理模塊發(fā)送中斷請求信號。而數(shù)據(jù)處理模塊中的DSP會從FIFO中將這2K數(shù)據(jù)讀出來。
3.5 數(shù)據(jù)處理模塊
數(shù)據(jù)處理模塊以DSP為核心,來對記數(shù)器記得的值進行處理,最終算得Jitter的值。DSP中用到了中斷口IT1,當FIFO滿時,從FIFO中讀出2K個數(shù)據(jù)。而DSP與外部的通信則用的是異步串口。
4 調(diào)試
由于系統(tǒng)工作于較高的頻率,計數(shù)器為100MHz,DSP為40MHz,DSP的外圍設備一般為20MHz,最高為40MHz,因而在系統(tǒng)設計中,必須注意高頻影響。
在布線時,特意把數(shù)據(jù)和地址成組布線,以降低對其它信號的影響。對一些關鍵的控制線。如存儲器讀寫信號和FIFO讀寫信號,在其兩邊都加上了地線保護特別是FIFO的讀寫信號,由于其對干擾特別敏感。對一些較長的引線,可串接一個30Ω的小電阻或加終端匹配以減小反射。
在軟件設計中,采用C語言和匯編語言混合編程。具體的編程方法可查閱DSP的手冊。TI公司還提供了一個運行庫(RuntimeLib)。用TI公司的JATG調(diào)試器進行調(diào)試時,在DSP程序中調(diào)用運行庫的函數(shù),可以打開PC機上的文件獲取數(shù)據(jù),或?qū)SP的數(shù)據(jù)傳入PC機并存入文件,或通過PC機鍵盤向DSP傳遞信息和發(fā)送命令,從而為調(diào)試帶來了極大的方便。
由于在本設計中采用了DSP技術,使得開發(fā)的周期大為縮減,系統(tǒng)的靈活性也大大增強。隨著數(shù)字處理芯片(DSP)處理速率的加快,外圍通訊能力的加強,以及數(shù)字信號處理的實時性的需要,其應用范圍必將越來越廣泛。
評論