基于PCI ExPress總線傳輸?shù)囊曨l采集系統(tǒng)方案

　　3．2 FPGA

　　3．2．1 FPGA器件選型

　　FPGA型號(hào)的選擇主要基于以下方面考慮：具有PCIExpress總線；通道不低于x8；具有嵌入式微處理器；合適的I／O管腳數(shù)和資源，支持所需的電平標(biāo)準(zhǔn)；具有較低的功耗；合適的性價(jià)比。

　　因此，選擇Xilinx公司的Virtex-5系列的XC5VFX3-0T，封裝為FF665 PCI Express總線；具有PowerPC440嵌入微處理器。配置芯片選用容量為1 GB的CF卡。

　　3．2．2 FPGA的性能和資源

　　1)時(shí)鐘資源32條全局時(shí)鐘總線，對整個(gè)器件上的所有資源進(jìn)行時(shí)鐘控制，且可以驅(qū)動(dòng)邏輯信號(hào)；

　　2)時(shí)鐘管理技術(shù) 時(shí)鐘去歪斜、頻率合成、相移和動(dòng)態(tài)重配置等功能；

　　3)鎖相環(huán)作為廣譜頻率的頻率合成器，并且與CMT的DCM配合作為外部或內(nèi)部時(shí)鐘的抖動(dòng)濾波器；

　　4)BLOCK RAM 2 448 Kb，可配置為RAM、雙口RAM和FIFO等，且其內(nèi)容能夠初始化；

　　5)可配置邏輯塊 實(shí)現(xiàn)組合邏輯和時(shí)序邏輯的主要資源；

　　6)SelectIO資源 可支持種類繁多的標(biāo)準(zhǔn)接口。包括輸出強(qiáng)度和斜率的可編程控制以及實(shí)現(xiàn)數(shù)控阻抗的片上終端；

　　7)SelectIO邏輯資源 包括組合輸入／輸出、三態(tài)輸出控制、寄存輸入／輸出、寄存三態(tài)輸出控制、DDR輸入／輸出和DDR輸出三態(tài)控制；

　　8)高級(jí)SelectIO邏輯資源 輸入串并轉(zhuǎn)換和輸出并串轉(zhuǎn)換；

　　9)DSP邏輯片 64個(gè)550 MHz DSP48E slice，每個(gè)DP48E包括1個(gè)28x18的乘法器、1個(gè)加法器和1個(gè)累加器。利用XILINX ISE的FPGA Edit也可觀察FPGA的內(nèi)部結(jié)構(gòu)。

　　3．3 數(shù)據(jù)緩存

　　由于PCI Express的總線波特率為2．5 Gbps，遠(yuǎn)大于1路采集后的數(shù)字視頻信號(hào)。當(dāng)視頻數(shù)據(jù)經(jīng)并行總線傳入FPGA內(nèi)，通過配置為異步輸入輸出的FIFO進(jìn)行數(shù)據(jù)緩存，提高總線使用效率。如果PCI Express總線為×1通道，PAL制式視頻轉(zhuǎn)換為常用的8位4：2：0的YUV格式數(shù)字視頻，按照PCIExpress總線傳輸有效數(shù)據(jù)1．62 Gb／s計(jì)算，理論上可以傳輸36路。

　　3．4 FCI Express接口實(shí)現(xiàn)

　　利用具有PCI Express的FPGA來設(shè)計(jì)，選用Xilinx公司的Virtex-5 LXT系列的FPGA，利用其內(nèi)的PCI Express IP核進(jìn)行設(shè)計(jì)，完成功能如下：用戶接口的本地鏈路成幀接口；64位數(shù)據(jù)總線寬度與3位提醒總線；包化接口，帶用于標(biāo)記包的幀起始(SOF)和幀結(jié)束(EOF)；傳輸和接收方向用戶接口的包中斷特性；幀錯(cuò)誤檢測支持；多通道配置支持：×1、×2、×4和×8；這里通道配置為×1；每通道1．62 Gb／s或更高的吞吐量；利用集成端點(diǎn)模塊中的自動(dòng)協(xié)商功能，可以在某些通道不能工作時(shí)使設(shè)計(jì)使用較低的帶寬；物理層中使用的8B／10B解碼和解碼。此方案雖開發(fā)難度大、周期長，但具有外電路圍簡單，硬件成本低，設(shè)計(jì)靈活、集成度高且易升級(jí)等特點(diǎn)。其接口電路如圖3所示。

圖3 PCI Express接口電路

　　3．5 時(shí)鐘

　　本設(shè)計(jì)需要4個(gè)時(shí)鐘信號(hào)，其中視頻解碼信號(hào)的時(shí)鐘要求最高，時(shí)鐘精度必須在±50 ppm以內(nèi)，其次為PCI Express總線工作的時(shí)鐘頻率。在FPGA內(nèi)對時(shí)鐘信號(hào)進(jìn)行了DCM和PLL處理，完成了對時(shí)鐘信號(hào)的去歪斜、相移和頻率合成等功能。

　　3．6 Flash和DDRSDRAM

　　為使設(shè)計(jì)具有靈活性、擴(kuò)展性和升級(jí)性，預(yù)留了Flash和SDRAM來存儲(chǔ)程序和運(yùn)行程序，滿足智能性和易于以太網(wǎng)遠(yuǎn)程控制等要求。

　　3．7 以太網(wǎng)接口電路

　　通過FPGA+PHY+變壓器組成以太網(wǎng)接口電路，可以用此接口加載程序，也可用此接口和互聯(lián)網(wǎng)連接。利用XILINX公司的FPGA開發(fā)軟件ISE，通過FPGA內(nèi)IP核按照TriMode Ethemet MAC進(jìn)行。

　　3．8 DMA傳輸

　　本設(shè)計(jì)采用DMA方式進(jìn)行數(shù)據(jù)內(nèi)部傳輸。數(shù)字視頻信號(hào)經(jīng)并行總線傳入FPGA內(nèi)，通過FIFO進(jìn)行數(shù)據(jù)緩存，經(jīng)DMA方式，通過PCI Express傳給計(jì)算機(jī)。