基于FPGA設(shè)計(jì)EnDat編碼器數(shù)據(jù)采集后續(xù)電路

摘要：隨著集成電路技術(shù)的發(fā)展，FPGA以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級等優(yōu)點(diǎn)，被廣泛地應(yīng)用于高速數(shù)字信號傳輸及數(shù)據(jù)處理。EnDat數(shù)據(jù)接口是適用于編碼器的雙向數(shù)字接口。EnDat可傳輸編碼器的位置值，也能傳輸或更新保存在編碼器中的信息或保存新信息。在此介紹了EnDat接口的特點(diǎn)、功能、時(shí)序和數(shù)據(jù)傳輸、OEM數(shù)據(jù)存儲，以及編碼器數(shù)據(jù)采集后續(xù)電路設(shè)計(jì)方案，基于FPGA編碼器接口的設(shè)計(jì)，用以進(jìn)行編碼器和DSP處理器之間的通訊。
關(guān)鍵詞：EnDat；編碼器；FPGA

O 引言
EnDat接口是HEIDENHAIN專為編碼器設(shè)計(jì)的數(shù)字式、全雙工同步串行的數(shù)據(jù)傳輸協(xié)議，具有傳輸速度快、功能強(qiáng)大、連線簡單、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，是編碼器、光柵尺數(shù)據(jù)傳輸?shù)耐ㄓ媒涌?。由于使用了串行傳輸方式，所以只需四條信號線，在后續(xù)電子設(shè)備的時(shí)鐘激勵(lì)下，數(shù)據(jù)信息被同步傳輸。數(shù)據(jù)類型(位置值、參數(shù)、診斷信息等)由后續(xù)電子設(shè)備發(fā)送給編碼器的模式指令選擇決定。編碼器利用自然二進(jìn)制、循環(huán)二進(jìn)制(格雷碼)或PRC碼對碼盤上的物理刻線進(jìn)行光電轉(zhuǎn)換，將連接軸的轉(zhuǎn)動角度量轉(zhuǎn)換成相應(yīng)的電脈沖序列并以數(shù)字量輸出。它具有體積小、精度高、接口數(shù)字化及絕對定位等優(yōu)點(diǎn)，被廣泛應(yīng)用于轉(zhuǎn)臺、機(jī)器人、數(shù)控機(jī)床和高精度伺服系統(tǒng)等諸多領(lǐng)域。

1 EnDat接口介紹
1．1 EnDat接口的特點(diǎn)
(1)高性能低成本：通用的接口適用于所有的增量和絕對式編碼器，更經(jīng)濟(jì)的電能消耗，小的尺寸和緊湊的連接方式，快速系統(tǒng)配置，零點(diǎn)可根據(jù)偏置值浮動。
(2)更好的信號質(zhì)量：編碼器內(nèi)部特別的優(yōu)化提高了系統(tǒng)精度，為數(shù)控系統(tǒng)提供更好的輪廓精度。
(3)更好的實(shí)用性：自動系統(tǒng)配置功能；數(shù)字信號提高了系統(tǒng)的可靠性；監(jiān)控與診斷信息有利于系統(tǒng)的安全；冗余碼校驗(yàn)有利于可靠的信號傳輸。
(4)提高了系統(tǒng)的安全性：兩個(gè)獨(dú)立的位置信息及錯(cuò)誤信息位，數(shù)據(jù)的校驗(yàn)和應(yīng)答。
(5)適用于先進(jìn)的技術(shù)發(fā)展：(高的分辨率、短的控制周期，最快16 M時(shí)鐘，安全設(shè)計(jì)理念)適用于直接驅(qū)動技術(shù)。
1．2 EnDa2．2編碼器性能的提高
(1)傳輸位置值與附加信息可同時(shí)傳輸：附加信息的類型可通過存儲地址選擇碼選擇。
(2)編碼器數(shù)據(jù)存儲區(qū)域包括編碼器制造商參數(shù)、OEM廠商參數(shù)、運(yùn)行參數(shù)、運(yùn)行狀態(tài)，便于系統(tǒng)實(shí)現(xiàn)參數(shù)配置。
(3)EnDa2．2編碼器實(shí)現(xiàn)了全數(shù)字傳輸，增量信號的處理在編碼器內(nèi)部完成(內(nèi)置14 Bit細(xì)分)，提高了信號傳輸?shù)馁|(zhì)量和可靠性，可實(shí)現(xiàn)更高的分辨率。
(4)監(jiān)控和診斷功能，報(bào)警條件包括：光源失效、信號幅值不足、位置計(jì)算錯(cuò)誤、運(yùn)行電壓太低或太高、電流消耗太大等；當(dāng)編碼器的一些極限值被接近或超過時(shí)提供警告信號。
(5)更寬的電壓范圍(3．6～14 V)和傳輸速率(16 M)。