基于PCIe總線的超高速信號(hào)采集卡的設(shè)計(jì)
加入技術(shù)交流群
4．2 系統(tǒng)采集時(shí)序控制
系統(tǒng)控制模塊完成采集數(shù)據(jù)上傳、主機(jī)命令的下發(fā)和執(zhí)行：系統(tǒng)控制采用有限狀態(tài)機(jī)的控制方式，如圖5所示。當(dāng)系統(tǒng)上電后控制器默認(rèn)進(jìn)入初始化狀態(tài)，完成默認(rèn)參數(shù)的配置，包括采樣頻率、采樣深度、觸發(fā)方式、時(shí)鐘源的選擇、模擬輸入的量程和耦合方式等，初始化執(zhí)行完畢后進(jìn)入空閑狀態(tài)，等待接收主機(jī)命令和執(zhí)行操作；當(dāng)接收到啟動(dòng)采集的命令后，控制器首先將AD輸入的數(shù)據(jù)總線掛接在內(nèi)存A數(shù)據(jù)總線上，并啟動(dòng)內(nèi)存A的DDR2控制器執(zhí)行寫操作；當(dāng)內(nèi)存A存儲(chǔ)到軟件設(shè)定的深度或存滿時(shí)，切換AD輸入的數(shù)據(jù)總線掛接在內(nèi)存B數(shù)據(jù)總線上，啟動(dòng)內(nèi)存B的DDR2控制器執(zhí)行寫入操作，同時(shí)通過DMA中斷通知主機(jī)，等待主機(jī)上傳內(nèi)存A中的數(shù)據(jù)；如此反復(fù)循環(huán)工作，直到收到主機(jī)停止采集
的命令再返回到空閑狀態(tài)。本文引用地址：http://www.ex-cimer.com/article/195369.htm
5 結(jié)束語
本文介紹了基于PCIe高速串行總線和FPGA控制器的超高速信號(hào)采集卡的設(shè)計(jì)技術(shù)，實(shí)現(xiàn)了不間斷采樣和連續(xù)傳輸?shù)汝P(guān)鍵技術(shù)。采集到的信號(hào)頻譜見圖6。該采集卡已應(yīng)用于某雷達(dá)偵察和干擾系統(tǒng)，取得了良好的效果，具有重要的實(shí)用價(jià)值。
評(píng)論