基于NiosII的視頻采集與DVI成像

摘 要： 采用FPGA作為視頻采集控制和圖像處理芯片，配置NiosII軟核，在FPGA片內(nèi)完成圖像處理和圖像顯示控制，簡化了硬件電路和軟件程序的設(shè)計(jì)。在FPGA片內(nèi)編寫視頻采集時(shí)序，并配置NiosII控制軟核，模擬視頻數(shù)據(jù)經(jīng)視頻解碼芯片輸出ITU-RBT.656格式數(shù)據(jù)送入FPGA，通過時(shí)序控制和NiosII軟核把視頻解碼數(shù)據(jù)依序存儲在SSRAM中，并進(jìn)行裁剪、交織、顏色處理。
關(guān)鍵詞： 圖像采集；FPGA；NiosII軟核；ITU-RBT.656；DVI

視頻采集是進(jìn)行圖像及圖形處理的第一步，目前視頻采集系統(tǒng)一般由FPGA和DSP組成，F(xiàn)PGA作為視頻采集控制芯片，DSP作為圖像處理與成像控制芯片[1]。隨著FPGA技術(shù)的發(fā)展，片內(nèi)的邏輯單元越來越多，片內(nèi)的DSP資源也越來越豐富，因此可直接在FPGA片內(nèi)進(jìn)行圖像處理。目前Altera公司的FPGA支持NiosII[2]軟核，通過Avalon設(shè)備總線掛接自定義模塊，編寫用戶控制程序。本設(shè)計(jì)通過Avalon總線讀取RGB像素值進(jìn)行像素處理，通過I2C總線初始化視頻解碼芯片和DVI視頻編碼芯片。NiosII是一種可配置片內(nèi)外設(shè)的軟核CPU，采用RISC精簡指令系統(tǒng)，流水線處理技術(shù)，用戶可自定義Avalon總線外設(shè)構(gòu)成SoC系統(tǒng)，支持32 bit存儲寬度，支持DDR2、SSRAM存儲器。結(jié)合項(xiàng)目，采用TVP5146[3]視頻解碼芯片，F(xiàn)PGA采集解碼數(shù)據(jù)并進(jìn)行隔行轉(zhuǎn)逐行、像素裁剪處理、像素YCrCb轉(zhuǎn)RGB、RGB轉(zhuǎn)灰度等處理后，采用NiosII軟核配置Avalon總線DVI接口從設(shè)備外設(shè)，把儲存在SSRAM中的視頻數(shù)據(jù)依次送入DVI編碼芯片SiI178[4]，帶有DVI接口的監(jiān)視器接收解碼并顯示采集的視頻數(shù)據(jù)。
1 視頻采集與DVI成像系統(tǒng)的組成
視頻采集與DVI成像硬件構(gòu)成如圖1所示。該系統(tǒng)由視頻解碼芯片、FPGA控制芯片、DVI接收編碼芯片、SSRAM和Flash組成。硬件系統(tǒng)分為模擬視頻信號解碼、視頻數(shù)據(jù)采集、圖像處理和DVI編碼顯示3大部分。

模擬視頻信號解碼由TVP5146芯片組成，該部分主要完成PAL-D制式模擬視頻信號解碼，輸出符合ITU-RBT656[5]且內(nèi)嵌同步字符4:2:2格式數(shù)據(jù)供FPGA采集。TVP5146支持NTSC、PAL、SCEAM、CVBS、S-video制式視頻輸入，具有RGB轉(zhuǎn)換為YCbCr功能。

視頻數(shù)據(jù)采集部分由FPGA控制芯片、SSRAM、Flash、電源芯片、輔助外圍電路組成。該部分以TVP5146輸出像素時(shí)鐘作為FPGA采集時(shí)鐘采集解碼后的數(shù)據(jù)，在系統(tǒng)時(shí)鐘的控制下，交織乒乓存儲于SSRAM芯片，并在幀信號控制下交換存儲體。FPGA采用Altera公司CycloneII系列EP2C35F672[6]芯片,該芯片具有33 216個(gè)邏輯單元，內(nèi)部RAM高達(dá)484 KB，支持NiosII嵌入式處理器，核心電壓1.2 V，IO電壓3.3 V，具有4個(gè)PLL輸入，12個(gè)PLL輸出。Altera的FPGA采用SRAM工藝，掉電就會丟失配置數(shù)據(jù)，所以外部需要掛接存儲配置數(shù)據(jù)的部件。Altera公司FPGA一般都支持串行被動配置、串行主動配置、JTAG配置，通過跳線選擇配置方式，JTAG配置在調(diào)試時(shí)很方便。串行主動配置一般需要Altera公司的專用配置芯片，在系統(tǒng)上電后主動配置芯片。FPGA配置完成后，NiosII從Flash中讀取程序，完成相應(yīng)的功能。TVP5146采用I2C口配置其工作方式，配置的數(shù)據(jù)亦存儲在Flash芯片中。SSRAM采用CY7C1380D，32 bit數(shù)據(jù)位寬，2 MB存儲空間，3.3 V供電，提供高性能3-1-1-1訪問時(shí)鐘周期速率，最高頻率達(dá)250 MHz。
圖像處理在FPGA片內(nèi)實(shí)現(xiàn)，進(jìn)行YCbCr轉(zhuǎn)RGB、RGB轉(zhuǎn)灰度、線性插值等處理，DVI編碼顯示在DVI接收芯片Si178片內(nèi)完成，在系統(tǒng)時(shí)鐘的控制下，依照DVI顯示時(shí)序，控制行、場同步信號，依次把RGB像素送入編碼芯片，完成圖像數(shù)據(jù)的編碼和傳輸。Si178具有25～165 M點(diǎn)像素每秒，24 bit模式，I2C編程接口，支持熱插拔，兼容DVI1.0標(biāo)準(zhǔn)，3.3 V供電。