基于ADS8482與TMS320F28335的信號(hào)采集系統(tǒng)

摘要：針對(duì)加速度計(jì)電流信號(hào)微弱，給出一種大動(dòng)態(tài)范圍的高速高精度信號(hào)采集系統(tǒng)。介紹模數(shù)轉(zhuǎn)換器ADS8482的性能和工作原理，并給出ADS8482與DSP TMS320F28335的接口設(shè)計(jì)方案，包括部分硬件電路和軟件編程代碼。外圍擴(kuò)展的CPLD EPM7128控制ADS8482。該方案實(shí)現(xiàn)的加速度計(jì)檢測(cè)裝置簡(jiǎn)單實(shí)用，可應(yīng)用于中低精度的慣性測(cè)量中。
關(guān)鍵詞：數(shù)字信號(hào)處理；ADS8482；可編程邏輯；信號(hào)采集

慣性測(cè)量裝置中，加速度計(jì)信號(hào)的精確檢測(cè)直接影響到慣性裝置的精度，因此提高測(cè)量加速度信號(hào)精度尤為重要。目前加速度計(jì)信號(hào)的檢測(cè)主要采用I／F變換檢測(cè)技術(shù)，測(cè)量精度高。但電路復(fù)雜，不適合慣性測(cè)量裝置的小型化，以及中低精度慣性器件的大批量生產(chǎn)。因此，這里提出一種基于A／D轉(zhuǎn)換器ADS8482和TMS320F28335的加速度計(jì)信號(hào)采集系統(tǒng)設(shè)計(jì)方案。

1 系統(tǒng)組成及主要器件介紹
圖l該信號(hào)采集系統(tǒng)的硬件組成框圖。采樣信號(hào)經(jīng)前級(jí)調(diào)理電路，以單端輸入方式輸入至A／D轉(zhuǎn)換器ADS8482進(jìn)行采集。ADS8482采用18位數(shù)據(jù)總線輸出，直接與TMS320F28335數(shù)據(jù)線相連，電路的控制部分與引腳電平兼容，是由EPM7128型CPLD實(shí)現(xiàn)。采集到的數(shù)據(jù)通過DSP片上串口輸出。

ADS8482型逐次比較A／D轉(zhuǎn)換器輸出數(shù)據(jù)總線方式可配置成8，16和18位。內(nèi)部提供采樣時(shí)鐘，其采樣吞吐率為l MS／s。內(nèi)部提供4．096 V的參考電壓，模擬信號(hào)輸入，全輸入差分范圍為±4．096 V。TMS320F28335型單精度浮點(diǎn)DSP主頻可達(dá)150 MHz，內(nèi)核電壓1．9 V，I／O電壓3．3 V；片上帶有256 KB的16位Flash和34 KB的16位SARAM，并有128位安全密碼鑰匙／鎖，保護(hù)Flash防止固件反向工程。片上通訊端口豐富，集成有3個(gè)SCI串口輸出通道，并帶有16字節(jié)的FIFO，2個(gè)多通道McBSP串口，2個(gè)增強(qiáng)型CAN，1個(gè)SPI總線。還帶有16通道的12位A／D轉(zhuǎn)換器等資源。

2 系統(tǒng)硬件設(shè)計(jì)
2．1 前級(jí)調(diào)理電路
本系統(tǒng)是針對(duì)加速度計(jì)信號(hào)采集而設(shè)計(jì)的。由于加速度計(jì)傳感器一般輸出的電流信號(hào)非常微弱，ADS8482是電壓形式的A／D轉(zhuǎn)換器，因此前級(jí)電路需設(shè)計(jì)一個(gè)電流轉(zhuǎn)換電壓電路。采用運(yùn)放檢測(cè)電流有2種方法：一是利用電流在電阻上的壓降，再進(jìn)行電壓放大，但該方法所引入的電阻將破壞電路原來的狀態(tài)，造成測(cè)量誤差；二是運(yùn)放的失調(diào)電壓也被運(yùn)放放大帶入到后級(jí)電路。因此這里采用輸入電流直接接入運(yùn)放的反相輸入的求和點(diǎn)。如圖2所示。

該電路的誤差主要來自于運(yùn)放的輸入偏置電流，并和輸入電流Iin相疊加引入后級(jí)電路。每一級(jí)模擬前端電路都會(huì)對(duì)已處理的信號(hào)增加噪聲和失真，則直接影響到A／D轉(zhuǎn)換器的精度，因此前級(jí)電路的運(yùn)放選用低噪聲，低偏置電壓和低偏置電流的OP200配置設(shè)計(jì)。