基于FPGA+DSP的雷達回波發(fā)生器設計
加入技術交流群
(4)數(shù)模轉換放大輸出。將處理得到的回波數(shù)字信號經(jīng)數(shù)模轉換、放大后得到雷達回波的模擬信號輸出。
DSP以其豐富的I/O資源實現(xiàn)系統(tǒng)的通信、控制、地址產(chǎn)生功能。FPGA與DSP通過EMIF連接實現(xiàn)FPGA與DSP之間數(shù)據(jù)交換；FPGA產(chǎn)生的數(shù)據(jù)送給DA芯片轉換成模擬信號后，經(jīng)放大器進行兩級放大輸出。外部時鐘和板載晶振時鐘經(jīng)跳線選擇后送給時鐘管理芯片，再送給FPGA。外觸發(fā)經(jīng)CPLD與FPGA相連。CPLD與時鐘管理芯片相連，可通過編程CPLD配置時鐘管理芯片。
3 FPGA內部邏輯電路設計
FPGA是系統(tǒng)的核心，實現(xiàn)信號的延時、多普勒調制、中頻調制以及噪聲加載等運算任務。主要功能如下：
(1)數(shù)據(jù)接收存儲管理。FPGA接收從通用計算機經(jīng)RS-232串行接口送來的波形數(shù)據(jù)，分別存儲在其內部的3個雙口RAM中。該RAM的容量為10 240×32 bit，受DSP和FPGA內部邏輯控制，系統(tǒng)時鐘工作10 MHz時可存儲最大102.4 μs 16 bit正交基帶信號。雙口RAM是利用FPGA的內嵌塊存儲器配置的。內嵌塊存儲器是硬件存儲器，不占有任何邏輯資源，利用這些資源可以生成深度、位寬可配置的存儲邏輯[6]。
(2)延時計算。3個雙口RAM中的數(shù)據(jù)在延遲單元的控制下，在不同的延遲時刻輸出。具體的延遲時鐘周期由設定的目標距離確定，相互關系為延時τ=2H/c，H為目標距離，c為光速。
(3)多普勒調制以及中頻調制。目標速度信息在硬件實現(xiàn)時，由DDS[7]產(chǎn)生頻率為fd的連續(xù)正弦和余弦信號作為復信號與復基帶信號相乘，fd=2ν/λ，ν為目標與雷達相對速度，λ為雷達波長。DDS模塊相位增量28 bit，頻率分辨率為fclk/228，幅度量化16 bit。調制中頻載波輸出時，由DDS產(chǎn)生中頻fc的連續(xù)正弦和余弦信號作為復信號與復基帶信號相乘。
(4)噪聲產(chǎn)生及加載。噪聲的產(chǎn)生應用概率論知識，大量獨立同分布隨機變量之和近似服從高斯分布[8]。這里用30個均勻分布隨機序列相加來產(chǎn)生高斯分布隨機序列。均勻分布隨機序列采用反饋移位寄存器結構，移位寄存器寬度19 bit，隨機序列循環(huán)周期219-1。
針對以上功能，F(xiàn)PGA內部邏輯設計主要包括基帶信號產(chǎn)生、載波調制、噪聲產(chǎn)生及加載、串口通信及參數(shù)設置4個頂層模塊，如圖3所示?；鶐盘柈a(chǎn)生模塊主要完成對存儲基帶信號的延遲，頻率調制，幅度控制及信號合成功能。載波調制模塊對同一基帶信號采用相同載波和16路不同的相位進行上變頻。噪聲產(chǎn)生及加載模塊產(chǎn)生高斯分布隨機噪聲，并與目標中頻信號相加送給DA輸出。串口通信及參數(shù)設置模塊完成DA板與控制界面通信并控制信號源運行參數(shù)。本文引用地址：http://www.ex-cimer.com/article/195466.htm
4 系統(tǒng)測試結果
利用示波器、頻譜儀等可以對信號發(fā)生器產(chǎn)生的各種體制雷達的典型信號進行測試實驗。雷達各個參數(shù)以及目標屬性設定如下：雷達體制為單脈沖跟蹤，雷達工作頻率10 GHz，信號形式為線性調頻，時寬10 μs，帶寬10 MHz，脈沖重復頻率2 kHz；目標1屬性：距離23 km，速度80 m/s，幅度20 dbmw；目標2屬性：距離20 km，速度50 m/s，幅度18 dbmw；目標3屬性：距離15 km，速度30 m/s，幅度16 dbmw。用示波器對信號發(fā)生器輸出的基帶信號進行測試，結果如圖4所示。從圖中可以明顯看出，信號的重復間隔時間為500 μs，與設定的脈沖重復頻率一致，且目標間的距離以及幅度也與設定值一致。圖5為圖4的時域局部展開圖。
將雷達信號形式改為13位巴克碼相位編碼信號，其他參數(shù)不變，測試的結果如圖6所示。
本文提出的雷達回波發(fā)生器可以根據(jù)給定的雷達參數(shù)和目標屬性，實時產(chǎn)生DBF、SAR和單脈沖跟蹤3種雷達體制的多種雷達信號的回波，還可以加入高斯噪聲，對雷達目標環(huán)境的模擬具有一定的真實性。其采用DSP+FPGA+D/A的結構，對外具有豐富的接口，既可以當作一塊獨立的板卡使用，也可以在CPCI機箱上作為標準板卡使用，滿足了通用性和靈活性的要求。由于使用了DSP和FPGA，加上豐富的底層軟件庫，可以提供良好的二次開發(fā)空間。
評論