通用線陣CCD采集系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
2．2 通用驅(qū)動(dòng)采集板
通用驅(qū)動(dòng)采集板由A／D轉(zhuǎn)換、FPGA(通用CCD驅(qū)動(dòng)器模塊和16In8Out異步FIFO模塊)、USB 3部分組成。A／D轉(zhuǎn)換部分完成系統(tǒng)的A/D轉(zhuǎn)換；FPGA部分完成系統(tǒng)的CCD驅(qū)動(dòng)、數(shù)據(jù)采集、CDS實(shí)現(xiàn)；USB部分完成數(shù)據(jù)的傳輸。
2．2．1 A／D轉(zhuǎn)換部分
系統(tǒng)需采集多種CCD并實(shí)現(xiàn)CDS，而且系統(tǒng)主要由USB供電，這就要求A／D轉(zhuǎn)換速度快，供電電壓低，最好參考電壓內(nèi)置。AD9235-40屬于12位、40 MS／s模數(shù)轉(zhuǎn)換器系列，采用3 V單電源供電，該系列均內(nèi)置一個(gè)高性能采樣保持放大器(SHA)和基準(zhǔn)電壓源。AD923540采用多級(jí)差分流水線架構(gòu)，內(nèi)置輸出糾錯(cuò)邏輯，在40 MSP／S數(shù)據(jù)速率時(shí)可提供12位精度，并保證在整個(gè)工作溫度范圍內(nèi)無(wú)失碼。
FPGA中采集信號(hào)發(fā)生器提供A／D采集時(shí)鐘，同時(shí)也控制FIFO和CCD驅(qū)動(dòng)器。A／D采樣速率不再受數(shù)據(jù)傳輸和采集制約，采樣速率完全和CCD速度匹配。并可實(shí)現(xiàn)1幀內(nèi)1個(gè)像元的雙采樣，從而實(shí)現(xiàn)CDS。
2．2．2 FPGA部分的通用CCD驅(qū)動(dòng)器模塊
由于不同生產(chǎn)商的CCD器件的驅(qū)動(dòng)時(shí)序往往差別很大，因此需針對(duì)每種CCD器件編制其CCD驅(qū)動(dòng)器模塊。驅(qū)動(dòng)時(shí)鐘和采集脈沖由分頻器和采集信號(hào)發(fā)生器提供，如圖2所示。
CCD驅(qū)動(dòng)器輸入信號(hào)由兩路驅(qū)動(dòng)時(shí)鐘和積分時(shí)間控制信號(hào)INT組成；輸出信號(hào)由幀同步信號(hào)FS和CCD Driver信號(hào)組成。不同的CCD驅(qū)動(dòng)器模塊僅CCD Driver信號(hào)有所不同，其他接口一樣。在改變CCD時(shí)只需替換CCD驅(qū)動(dòng)器模塊即可。
2．2. 3 FPGA部分的16In8Out異步FIFO
FIFO用于暫存A／D轉(zhuǎn)換的信號(hào)。待存滿1幀并且USB塊傳輸空閑后，將FIFO中的1幀數(shù)據(jù)通過(guò)快速塊傳輸上傳至計(jì)算機(jī)。1幀的像元個(gè)數(shù)由CCD驅(qū)動(dòng)模塊提供的FS信號(hào)決定。FIFO內(nèi)的存儲(chǔ)空間為192 Kb。滿足線陣CCD和小型面陣CCD的數(shù)據(jù)存儲(chǔ)需求。圖3為16In8Out異步FIFO的內(nèi)部原理圖。
評(píng)論