基于PCI Express接口的數(shù)據(jù) 采集存儲系統(tǒng)設(shè)計

0 引言
數(shù)據(jù)采集與存儲系統(tǒng)是信號與信息處理系統(tǒng)的重要組成部分。隨著雷達對抗技術(shù)和軟件無線電技術(shù)的發(fā)展，很多應(yīng)用都需要對數(shù)據(jù)進行高速采集和大容量實時存儲，而目前市場上同時具備上述兩種功能的采集系統(tǒng)還不多見，為此，本文提出了一種基于PCI Express總線接口的、具備可擴展性能、并可大容量存儲數(shù)據(jù)的采集系統(tǒng)。該系統(tǒng)的最高采樣速率可達80 MHz，利用計算機并通過PCI Express總線和采集卡、Raid磁盤陣列相連后，便可通過主機軟件界面實現(xiàn)對硬件設(shè)備的控制。

1 系統(tǒng)結(jié)構(gòu)
方案總體上分為三個部分：高速信號采集卡、主機、Raid磁盤陣列，他們之間可通過PCIExpress總線連接。其系統(tǒng)結(jié)構(gòu)如圖1所示。

本系統(tǒng)的高速信號采集卡主要由信號調(diào)制電路、數(shù)據(jù)采集模塊、采集時鐘控制模塊、數(shù)據(jù)緩存和邏輯控制模塊、PCI Express總線接口控制等部分組成。其中邏輯控制模塊負責接收來自PCIExpress接口的主機控制信息以及采樣時鐘頻率的控制信號，并向系統(tǒng)的其它部分發(fā)送相關(guān)的控制命令。在進行數(shù)據(jù)采集時，A／D轉(zhuǎn)換芯片的輸出在經(jīng)過信號處理后，可在數(shù)據(jù)緩存模塊的控制下存入FPGA內(nèi)部FIFO中；然后再通過PCI Express總線通過主機內(nèi)存轉(zhuǎn)存到Raid磁盤陣列。

2 系統(tǒng)實現(xiàn)
2．1 數(shù)據(jù)采集
本系統(tǒng)中的數(shù)據(jù)轉(zhuǎn)換芯片采用ADI公司生產(chǎn)的AD9430流水型轉(zhuǎn)換器。它是一種單片低功耗12位高速ADC器件，采用3．3 V單一電源供電，具有最大的高速轉(zhuǎn)換率(能夠達到210 MSPS)，并在較寬的頻帶范圍內(nèi)仍然具有較好的動態(tài)特性。另外，片內(nèi)還集成了高性能的采樣保持放大器、參考電壓源和數(shù)據(jù)時鐘輸出信號?？蔀橄到y(tǒng)提供更加簡捷的解決方案。
AD9430有兩種數(shù)據(jù)輸出接口模式，即3．3VCOMS輸出和LVDS輸出。AD9430正常工作后，每個時鐘周期進行一次A／D轉(zhuǎn)換，當通過內(nèi)部緩沖采樣保持器和編碼之后，可將轉(zhuǎn)換結(jié)果鎖存到輸出寄存器。
通常高速數(shù)據(jù)采集都是建立在高速高精度采樣的基礎(chǔ)之上，而高速采樣必須得到高質(zhì)量時鐘信號的保障。采樣時鐘發(fā)生電路是高速AD采樣的基礎(chǔ)模塊。本系統(tǒng)選用可程控時鐘源SY89429AZC來產(chǎn)生AD9430的采樣時鐘，并通過對SY89429AZC芯片S_CLOCK、S_DATA、S_LOAD三個引腳信號線的控制，來程控輸出40MHz～200MHz精確采樣時鐘。圖2所示是SY89429AZC的三線控制時序圖。