基于VC++雷達信號系統(tǒng)軟件測試平臺的設計

隨著電子計算機技術及電子設備的飛速發(fā)展，人們對數(shù)據(jù)的處理容量、處理速度以及工作平臺的實時監(jiān)控等性能的要求越來越高，從而使得高速、便捷、智能化的高性能數(shù)字處理設備成為當今電子設備的發(fā)展趨勢。
由于一些氣象雷達站一般地處環(huán)境與氣候惡劣的偏遠地區(qū)。雷達站內(nèi)雷達信號處理系統(tǒng)的檢測與維修存在一定的難度。當系統(tǒng)出現(xiàn)故障要進行檢修時，由于地理環(huán)境的限制，檢修在時間上會有一定的拖延，人們希望對于非硬件電路損壞的故障，能夠通過軟件平臺進行監(jiān)控，并通過軟件來及時對系統(tǒng)進行維護與系統(tǒng)恢復。該軟件設計的目的就是為了避開雷達系統(tǒng)存在著一定的機械性和不方便性的缺點來完善該雷達信號處理系統(tǒng)。該軟件利用VC++的友好界面來實現(xiàn)PC機、DSP、HSP(硬件信號處理器)之間通信的可視化，利用PC機最終監(jiān)控大氣雷達信號處理系統(tǒng)中的核心部件HSP。此外，還解決了特定外部設備與PC機之間的海量數(shù)據(jù)傳輸問題，實現(xiàn)了DSP與PC機之間的優(yōu)勢互補。此軟件平臺具有一定的通用性，可以通過主機選擇對不同的硬件系統(tǒng)的操作，下載不同的數(shù)據(jù)處理算法到DSP芯片中等，同時也可為其它不同型號DSP芯片開發(fā)軟件平臺提供一定參考。該軟件構建了一個界面友好、實時性強、操控方便的信號處理系統(tǒng)，簡化了測試人員的工作，同時降低了系統(tǒng)檢修的頻率，雷達信號處理器的性能得到了比較大的提高。

1 系統(tǒng)硬件組成及功能
整個系統(tǒng)的硬件結構，如圖1所示，其中核心部件主要有：硬件信號處理器(Hardware SignalProcessing，HSP)、Daytona板及PC機。HSP主要完成中頻I／Q數(shù)據(jù)采集、接收機、發(fā)射機控制以及定時信號產(chǎn)生等功能，其性能的好壞直接影響到整個雷達系統(tǒng)的正常運行。
Daytona板是Spectrum公司生產(chǎn)的DSP開發(fā)板，它的主要功能是對HSP采集的大量回波數(shù)據(jù)進行高速處理后并傳送給PC機，同時處理來自PC機的數(shù)據(jù)并傳送給HSP，它主要由以下幾個部分組成：兩片TMS320C6701 DSP、3片hurricane橋、一片DEC21153 PCI橋、3塊I／O接口芯片(PEMSites、PMC Sites以及DSP－LINK3)、一片主機接口芯片HPI、128 k×32－bitSSRAM、4 M×32－bitSDRAM以及8 k×32－bit雙口RAM等，其硬件結構，如圖2所示。

2 基于VC++平臺的軟件設計
該軟件平臺的目的用軟件來模擬一塊基于PC機的硬件信號處理定時板卡，此硬件信號處理定時板卡是中國新一代多普勒氣象雷達CINRAN CA和CINRAN CB系統(tǒng)核心部件之一，這就可以避開雷達系統(tǒng)存在一定的機械性及不方便性的缺點。該平臺的主要功能是對Daytona板和HSP(硬件信號處理器)進行測試和控制。
2．1 軟件設計思想
HSP接收并處理來自A／D變換器的數(shù)據(jù)，然后送往由雙C6X DSP芯片構成的Daytona板進行處理。由兩片DSP芯片來處理來自于HSP的大量的回波數(shù)據(jù)，不僅提高了數(shù)據(jù)的處理速度，而且在存儲容量上也有一定的提高。經(jīng)DSP芯片處理后的數(shù)據(jù)可以通過PCI總線存儲到PC機中，也可以通過DSP芯片來編寫無損壓縮算法將大量的I／O數(shù)據(jù)處理后進行壓縮，然后再存儲到PC機或者DSP中，這樣可以充分運用PC機平臺上豐富的軟件和硬件資源完成目標顯示、數(shù)據(jù)融合、參數(shù)設置等任務。該軟件利用VC++的友好界面顯示HSP的工作狀態(tài)，通過發(fā)中斷命令來實現(xiàn)PC機對HSP的控制與監(jiān)測，從而實現(xiàn)了PC機與DSP、HSP之間的通信；同時，通過調(diào)用Daytona板的相關軟件，實現(xiàn)兩片DSP芯片之間的數(shù)據(jù)傳送及中斷等。