高性能手持示波表低功耗設計中的關鍵技術

1、引言

　　手持式示波表由于便攜性及可由電池供電工作，逐漸被廣泛的應用于現(xiàn)場測試，在應用場合逐步拓展的同時，對手持示波表的性能要求也在不斷提高，這里主要是指要求高樣率的ADC和高速存儲；目前國內示波表產品實時采樣率主要是250MSaps以下，尚無高于500MSaps產品出現(xiàn)，除了受器件成本限制外，另一個重要原因是由于高速采樣率帶來采集系統(tǒng)（高速ADC及FPGA）工作頻率大幅提高，直接導致系統(tǒng)功耗極大的增加，給系統(tǒng)散熱、延長系統(tǒng)工作時間等帶來極大的挑戰(zhàn)。因此，在能夠滿足提高采樣率的條件下實現(xiàn)低功耗設計是非常有意義的。

2、系統(tǒng)功耗組成

　　當前手持示波表硬件系統(tǒng)的主要結構如圖1所示：

　　其中信號調理模塊用于對被測信號的調理，這部分大多以衰減網絡、運算放大器及控制繼電器等構成；數(shù)據(jù)采集模塊主要由高速ADC、FPGA及觸發(fā)電路等構成；處理系統(tǒng)及人機交互模塊等由處理器、存儲器及輸入輸出結構等組成；顯示模塊主要是指液晶屏，當前流行的是真彩 LCD，示波表中大多采用320×240的分辨率；電源模塊通常由開關電源IC實現(xiàn)，當然這里要求電源轉換效率盡可能的高。通常高采樣率示波表與低采樣率示波表的關鍵差別在于數(shù)據(jù)采集模塊的不同，數(shù)據(jù)采集模塊中ADC采樣率的提高，必然帶來其功耗的增大，這也必然要求電源模塊的輸出功率增大，而其他模塊相對于采樣率的高低是獨立的，其功耗相對差異較小，不會因為采樣率的提高而有變化。

2.1 高速ADC與功耗

　　數(shù)據(jù)采集模塊中的ADC決定了系統(tǒng)的采樣率，采樣速率不同，ADC的功耗差異是非常大的，如表1所示，其中AD9288與AT84AD004功耗相差有1.5W之多，而這僅僅是ADC之間的差異，實際上，根據(jù)CMOS集成電路平均動態(tài)功率消耗的經典公式：

　　可知，當在電源電壓 和負載電容 確定的情況下，工作頻率 直接影響著系統(tǒng)功耗，采樣率不同的ADC輸出不同數(shù)據(jù)帶寬的數(shù)據(jù)流，后端FPGA接收這些不同速率的數(shù)據(jù)流，其相應消耗的功耗因為工作 不同，而也有較大差異的，另外，考慮到電源效率也不可能是100%，這種功耗差異就會被放大，整機功耗差異也就會增大，所以決定著系統(tǒng)高采樣率指標的高速ADC帶來了一系列的功耗提升，對系統(tǒng)的整體功耗起著非常關鍵的影響。


2.2 工作狀態(tài)與功耗

　　在設計高采樣率示波表之前明確其中的高采樣率應用需求場合，以及示波表的大多數(shù)的工作使用狀態(tài)，對于系統(tǒng)方案的具體實施是非常重要的。示波表處于不同的工作狀態(tài)，對其內部的采集系統(tǒng)要求是不同的。

　?。?），高采樣率示波表較相對低采樣率的示波表而言，其高的采樣率僅僅用在少部分的高速時基檔位下。比如，某500MSaps采樣率的示波表，時基檔位從5s/div~5ns/div，一共 27個檔位，其中僅7個時基檔位對應于最高速500MSaps采樣率，此時要求ADC工作在最高采樣狀態(tài)下，而慢速時基檔位則對應于低速采樣率，此時的高速ADC具有的高采樣率是不必要的；顯然兩種采樣狀態(tài)下，ADC的功耗差異會非常大的，應該合理的利用這種采樣率的動態(tài)差異，根據(jù)時基檔位動態(tài)的調整ADC的采樣時鐘，達到在低速時基檔位降低系統(tǒng)功耗的目的。

　?。?）通道的工作狀態(tài)影響系統(tǒng)功耗，用戶大多數(shù)時候僅僅使用示波表的一個通道進行測量而關閉另一個通道，此時，如果將對應通道的采樣ADC設置為休眠，是非常有利于減小功耗的；另外值得注意的是一般示波表中每個信號調理通道消耗約1W，觸發(fā)通道等消耗約0.5W，單通道工作的時候休眠另一個通道或關閉其電源，也將減小可觀的功耗；另外，用戶使用示波表會經常對采集后的波形數(shù)據(jù)進行觀察和分析等，此時示波表工作在停止狀態(tài)，可將ADC完全休眠并關閉通道部分電源等，這會極大的降低不必要的功耗。

3、實現(xiàn)方案對比

　　某型號高采樣率手持示波表要求雙通道，每通道500MSaps，分辨率8bit，這里給出兩套數(shù)據(jù)采集方案進行對比分析。

　　方案一：單片高速ADC直接實現(xiàn)。這里可選AT84AD004，是雙通道500MSaps的高速ADC，要求輸入500MHz PECL電平的采樣時鐘，通常這種高速時鐘不能由FPGA提供，需選用專用時鐘器件;AT84AD004內部兩個通道可以獨立控制是否休眠，一定程度上達到節(jié)省功耗的目的; 對于這類高速的ADC，其時鐘方案實現(xiàn)的靈活性不高，采樣時鐘頻率通常固定，不易動態(tài)更改。