數(shù)據(jù)采集系統(tǒng)中的DSP控制系統(tǒng)

MAX 5633與TMS320VC5416的硬件連接如圖1所示。片選CS可控制MAX 5633是否被選中。CS為低后，所有的轉(zhuǎn)換開始有效。DIN為串行數(shù)據(jù)輸入，SCLK為外部時鐘輸入。CLKSEL為時鐘選擇端，當(dāng)C0或者該腳為高電平時，系統(tǒng)選擇外部時鐘模式，此時內(nèi)部時鐘模式將被關(guān)閉。所給出的硬件連接圖為外部時鐘模式。ECLK為外部時鐘模式控制引腳，可用于控制外部時鐘。RST為輸入復(fù)位端。DSP的BCLK0口與D／A的SCLK相連作為MAX 5633的外部時鐘，DSP的BDX0口與D／A的DIN相連作為MAX 5633的數(shù)據(jù)輸入，DSP的BFSX0口與D／A的／CS相連作為MAX 5633芯片選擇端。由于MAX 5633輸入?yún)⒖茧妷狠^多，為了盡量減小電壓的波紋對其精度的影響，需要根據(jù)實際情況進行濾波。

5 軟件程序設(shè)計

下面是針對硬件連接電路給出相應(yīng)的C語言程序。該程序?qū)CBSP0配置成時鐘停止模式(SPI)的主模式。其中SPI的時鐘設(shè)置成1 MHz，幀數(shù)據(jù)長度為24位(如圖2所示)。幀的24位中C0，C2為控制方式選擇位；A0～A4為通道選擇位，可以選擇0～31共32個通道；D0～D15為需要傳輸?shù)?6位數(shù)據(jù)。

由于SPI每次傳8位數(shù)據(jù)，故傳輸16位數(shù)據(jù)需要傳3次，先傳控制字，再傳數(shù)據(jù)的低8位，最后傳數(shù)據(jù)的高8位。系統(tǒng)可以通過改變tempchan選擇需要傳輸?shù)耐ǖ?。下面是傳?6位數(shù)據(jù)的代碼

系統(tǒng)在while(1)循環(huán)過程中，等待MCBSP0口的發(fā)送中斷，再將剩下的2個字節(jié)發(fā)送出去。

6 結(jié) 語

本文所介紹的方案已經(jīng)取得了預(yù)期的效果，D／A的數(shù)據(jù)傳輸速率可達(dá)1 Mb／s，并且還可以根據(jù)實際需要進行提高。該方案已經(jīng)成功地運用于系統(tǒng)中，使傳感器穩(wěn)定在它的最佳工作電壓處工作。該系統(tǒng)中DSP對D／A的控制傳輸無論從精度上還是速度上均完全能夠滿足系統(tǒng)的要求。本系統(tǒng)所采用的模式以其高精度、多通道等特點將對以后的傳感器工作電壓隨環(huán)境變化的系統(tǒng)設(shè)計具有指導(dǎo)意義，并對其他形式的信號采集控制系統(tǒng)的設(shè)計有借鑒作用。