把32位微控制器性能帶入工業(yè)和汽車應用

增強的處理能力可通過多種不同的方式來提升應用的性能：

更高的準確度和精度：更大的處理能力讓微控制器能夠以更高的采樣率支持更精確的ADC和DAC。

模擬傳感器的直接使用：AVR UC3C具有基于DMA的ADC、先進的處理能力，以及可正確管理模擬傳感器的精確時序的集成技術，故相比傳統(tǒng)的微控制器架構，可以支持更多的模擬傳感器。

更先進的算法：實現(xiàn)更先進的算法，如三相馬達控制和死區(qū)插入技術(dead-band insertion techniques)，可以提高系統(tǒng)效率，降低系統(tǒng)的功耗和成本。

差異性：更大的處理能力還能夠實現(xiàn)更先進的用戶接口圖形。例如，許多微控制器都需要4或5個芯片才能實現(xiàn)系統(tǒng)的電容式觸摸功能。而利用靈活、高性能的AVR UC3C，電容式就能夠采用軟件實現(xiàn)觸摸功能，并可通過任何I/O引腳工作，無需外部元件。

更大的通信帶寬：系統(tǒng)可以共享更多的數(shù)據，控制多個節(jié)點，并捕捉分辨率更高的數(shù)據。目前的16位系統(tǒng)往往無法支持單個CAN或以太網堆棧。而利用帶DMA的32位架構，單個器件就可以作為多接口網關。

5V I/O標準

隨著制造工藝尺寸的縮小，微控制器供應商也順應形勢，致力于減小I/O電壓以降低功耗和提高穩(wěn)定性。雖然這種電壓減小對消費電子產品等眾多應用是很有利的，但由于工業(yè)市場中的系統(tǒng)要求更長的使用壽命，故不適合于采用3.3V I/O。因此，工業(yè)應用中的大多數(shù)元件仍然是基于5V I/O的。

一直以來，32位處理器只提供3.3V I/O，因為它們的晶體管數(shù)目較多，導致其制造工藝的幾何尺寸更小。為了支持市面上大量的基于5V的工業(yè)元件，這些處理器需要附加的電路，包括成本高昂的電平轉換器和電源，把5V I/O降至3.3V電平，以便于連接。當然，更高的處理能力總是受歡迎的，但更高的成本卻不為市場所接受。至于轉換到3.3V I/O及元件這一替代方案也是不切實際的。大多數(shù)傳感器及其他工業(yè)元件都基于5V，故與其把系統(tǒng)需要的所有傳感器都來個大調換，繼續(xù)采用8位和16位微控制器則更方便、更具成本效益。

獨特的愛特梅爾AVR® UC3C 32位微控制器是首個支持5V I/O的工業(yè)級微控制器。這一成果通過更先進的0.18µm工藝技術而得以實現(xiàn)，因為其以一種可靠且具成本效益的方法支持更高的I/O電壓水平。這種本征5V I/O讓基于AVR UC3C的設計能夠充分利用32位微控制器新增加的CPU性能，無需任何復雜昂貴的電壓轉換器件。

除了支持5V I/O之外，AVR UC3C還附帶有廣大范圍的高性能外設，可滿足工業(yè)和汽車應用的需求：

ADC：16通道，12位，采樣速率高達1.5Msps；雙采樣及保持能力；內置校準；內部與外部參考電壓。

DAC：4路輸出(2×2通道)，12位分辨率；轉換速率達1Msps，1us建立時間(settling time)；靈活的轉換范圍；每通道1個連續(xù)輸出或2個采樣/保持輸出。

模擬比較器：4通道并帶有可選功率與速度；可選磁滯(0V、20mV和50mV)；靈活的輸入選擇和中斷；結合兩個比較器的窗口比較功能。

定時器/計數(shù)器：多個時鐘源(5個內部的，3個外部的)；豐富的功能集(計數(shù)器、捕獲、上/下，PWM)；每通道2個輸入/輸出信號；全局啟動控制，實現(xiàn)同步運作。

正交解碼器：集成式解碼器，支持直接馬達旋轉檢測。

多個接口：包括一個雙通道雙線接口(TWI)、主/從SPI，以及可用作SPI或LIN的全功能USART。

全集成USB：內置USB2.0收發(fā)器，支持低(1.5Mbps)、全(12Mbps)和On-The-Go模式。此外，AVR軟件框架為各種USB設備(海量存儲、HID、CDC、音頻)、主設備(大容量存儲、HID、CDC)和組合功能設備提供生產就緒(production-ready)的驅動程序。

更高的系統(tǒng)吞吐量

外設管理可能已經成為一個主要的系統(tǒng)瓶頸問題，情況在外設數(shù)目與其工作頻率不斷提高的情況下則更嚴重。在一個傳統(tǒng)的中斷式系統(tǒng)中，數(shù)據到達一個接口或傳感器端口，在被下一個數(shù)據值覆寫之前，CPU必須讀取和存儲結果。由于多通道高采樣速率，中斷開銷和數(shù)據處理會消耗很大比例的處理器可用時鐘周期。隨著被管理的外設數(shù)目增加，中斷延時也增加，從而引入抖動，降低準確度。另外，其他設計問題也隨之產生，比如致使任務調度復雜化的優(yōu)先級中斷處理。

為了便于多個高性能外設的高效工作，AVR UC3C架構采用了一個外設事件系統(tǒng)，其允許外設自我管理，并彼此通信，無需主處理器干預，如圖2所示。外設事件控制器通過一個可實現(xiàn)所有外設互連的內部通信結構來獨立處理CPU的外設間信令。取代觸發(fā)一個中斷去通知CPU讀取外設或端口數(shù)據，外設可以自我管理，把數(shù)據直接傳送給SRAM存儲，所有這些都無需CPU任何干預。從功率角度來看，只有那些轉換功能模塊是有源的。在整個事件發(fā)生期間，設備中最耗電的部件CPU，被釋放出來執(zhí)行應用代碼或進入IDIE模式以節(jié)能，而不必為了處理高頻中斷頻頻處于活躍狀態(tài)。