一種新型多功能誘發(fā)電位刺激器的研制

摘 要： 設計了一種基于FPGA的用于誘發(fā)電位系統(tǒng)的刺激器，利用FPGA實現(xiàn)誘發(fā)電位所需的光刺激、聲刺激和電流刺激?？捎糜谝曈X誘發(fā)電位、聽覺誘發(fā)電位及體感誘發(fā)電位等多種自發(fā)和誘發(fā)電位等生理檢查中。與傳統(tǒng)的誘發(fā)電生理刺激系統(tǒng)相比，該設計簡化了電路、功能多、體積小、刺激輸出準確可靠，應用范圍廣，能很好地滿足誘發(fā)電位檢測的性能要求。

關鍵詞： FPGA；VHDL；刺激器

誘發(fā)電位EPs(Evoked Potentials)是指對神經系統(tǒng)某一特定部位給予特定刺激后在大腦皮層所產生的特定電活動，它是神經系統(tǒng)對外界刺激的直接電生理反應，其對于神經系統(tǒng)功能性異常的疾病有獨特的檢測診斷能力[1]。誘發(fā)電位是繼心電圖和腦電圖技術之后臨床電生理學的第三大進展, 它與計算機斷層成像技術(CT)并稱為檢測神經系統(tǒng)功能的兩大有力工具[2]。誘發(fā)電位根據(jù)刺激部位的不同分為視覺誘發(fā)電位、聽覺誘發(fā)電位、體感誘發(fā)電位，與其對應刺激信號源有光、聲、電三種。目前國際國內的誘發(fā)電位儀的刺激信號源體積大、功能單一，且視覺誘發(fā)電位儀、聽覺誘發(fā)電位儀和體感誘發(fā)電位儀的功能相互獨立[2-4]。

1 系統(tǒng)結構

本系統(tǒng)核心控制芯片F(xiàn)PGA采用美國Altera公司的CycloneII系列EP2C8Q208C8N，它提供了8256個邏輯單元。利用FPGA產生視覺誘發(fā)電位、聽覺誘發(fā)電位和體感誘發(fā)電位等誘發(fā)電位檢測所需要的刺激信號。系統(tǒng)主要由圖形刺激模塊、閃光刺激模塊、聲音刺激模塊和電刺激模塊組成，系統(tǒng)的原理框圖如圖1所示。

上位機（通常是PC機）根據(jù)誘發(fā)電位檢測的需要向FPGA發(fā)送相應的刺激命令和參數(shù)，由于上位機向FPGA發(fā)送一些簡單的數(shù)字控制命令，因此選擇波特率為115.2 Kb/s的串口通信。選擇控制模塊接收上位機傳來的命令，經分析確定輸出何種刺激。閃光刺激、電流刺激和聲音刺激的純音、疏波、密波、交替波是由FPGA產生的PWM脈沖調制波，經D/A轉化為模擬信號。電流刺激中的雙極性刺激由外圍的雙極性恒流源控制電路把D/A輸出的單極性轉化為雙極性刺激信號，再由升壓電路使刺激電流達到體感刺激所需要的電流強度。

2 圖形刺激

圖形刺激模塊包括VGA時序模塊和圖形刺激生成模塊，VGA時序模塊生成控制CRT陰極射線槍的水平同步信號HS和垂直同步信號VS，圖形生成模塊生成顯示不同圖形的R、G、B三基色信號。圖形刺激有豎條柵、橫條柵、棋盤格和圓環(huán)。

2.1 VGA時序模塊

本設計采用的顯示器分辨率為800×600，像素頻率是50 MHz，場頻72 Hz。程序中設置2個變量：行點計數(shù)器hcnt和場行計數(shù)器vcnt。hcnt對系統(tǒng)時鐘clk進行計數(shù)，vcnt對hcnt進行計數(shù)，根據(jù)VGA的工業(yè)標準，hcnt是從第0個時鐘計數(shù)到第1 039個時鐘反復計數(shù)，vcnt是從第0計到665個hcnt反復計數(shù)。在HS信號生成中800個時鐘是有效的行顯示時間，120個時鐘是行同步時間。在VS生成中，600個行周期是有效的顯示時間，6個行周期是場同步時間。下面的程序產生HS行信號和VS場信號。

if (clk′event and clk = ′1′) then

if (hcnt >= 800+56 and hcnt 800+56+120) then

HS = ′0′;

else HS = ′1′;

end if;

end if;

if (clk′event and clk = ′1′) then

if (vcnt >= 600+36 and vcnt 600+36+6) then

VS = ′0′;

else VS = ′1′;

end if;

end if;

2.2 圖形生成模塊

刺激圖形生成模塊是對系統(tǒng)時鐘進行計數(shù)，通過對行計數(shù)器hcnt和場計數(shù)器vcnt的判斷和運算來產生圖形。在設計中把顯示器看作一個直角坐標系，其原點在左上角，hcnt（0~799）是橫坐標，vcnt（0~599）是縱坐標，通過對hcnt和vcnt的判斷，賦予R、G、B三基色不同的值，實現(xiàn)豎條柵、橫條柵、棋盤格和圓環(huán)圖形的生成。

2.2.1 豎條柵和橫條柵刺激圖形生成模塊

豎條柵和橫條柵的顯示，分別是通過對行點計數(shù)器hcnt和場行計數(shù)器vcnt的控制實現(xiàn)的。豎條柵是對hcnt判斷產生，其判斷公式為hcnt(800÷n)×i，n是產生豎條柵的條數(shù)，i在1～n取值，表示顯示屏上第幾個豎條柵，如白黑交替的4條豎條柵的產生：hcnt200，RGB=111111；hcnt400，RGB=000000；hcnt600，RGB=111111，hcnt800，RGB=000000時，RGB是輸出到顯示器VGA接口的6位色彩信號，“000000”表示黑色，“111111”表示白色。橫條柵的產生與豎條柵原理相似，是根據(jù)vcnt來產生，它的判斷公式為vcnt(600÷n)×i，n表示橫條柵的條數(shù)，i在1～n取值，表示顯示屏上第幾個橫條柵。

2.2.2 棋盤格圖形生成模塊

棋盤格是在橫條柵和豎條柵產生的基礎上，通過橫條柵和豎條柵“異或”運算生成。由于視覺誘發(fā)電位的圖形刺激器所要求的棋盤格最高空間頻率為96×128，如果通過簡單“異或”運算，程序繁瑣，浪費FPGA資源。本文提出一種簡單的方法：以空間頻率6×8的棋盤格圖形為基礎，通過平移生成12×16、24×32、48×64、96×128等高空間頻率的棋盤格圖形。以空間分辨率為12×16的棋盤格圖形為例，首先使全屏6×8棋盤格圖形縮小在顯示屏的左上1/4角 ，然后再分別向右和向下平移縮小后的圖形，生成12×16的棋盤格刺激圖形。這樣通過縮小和平移生成高空間分辨率的刺激圖形，既簡化了程序，又節(jié)約了FPGA的硬件資源。

r是平移后到原點的距離，r的取值不同顯示出不同的圓環(huán)。實驗表明，如果直接采用乘法運算，由于運算的數(shù)據(jù)比較大（hcnt、vcnt都是10 bit的二進制數(shù)），顯示的同心圓環(huán)圖形中有多余的豎條，影響圖形的質量。此時可通過調用FPGA內部乘法器的IP核加快計算速度解決這一問題。試驗證明，通過設置乘法器IP核延時5個時鐘單元，可以避免顯示的同心圓環(huán)圖形中出現(xiàn)多余的豎條。而延時的多少與FPGA芯片類型的選取有關。