存儲器架構(gòu)選項漸多　定制化將成未來趨勢

　　就系統(tǒng)而言，存儲器的數(shù)據(jù)存取與處理器的速度效能同等重要，但多年來設計團隊都只從強化處理器時脈下手，而回避了較麻煩的存儲器架構(gòu)設計。隨著制程技術(shù)提升、填塞SRAM的辦法不再管用，芯片廠商的注意力也終于回到存儲器本身。

　　Semiconductor Engineering網(wǎng)站指出，在設計存儲器架構(gòu)時，有以下幾點需要注意：第一，就算電晶體尺寸縮小到了3奈米，互連元件、線路、越來越薄的閘極氧化層仍是最容易出現(xiàn)問題的區(qū)域。第二，盡管核心使用數(shù)量不斷增加，但由于無法有效將軟體平行化，多數(shù)核心大多時候都沒有被使用。第三，扇出型與2.5D封裝的興起，讓芯片廠商可將Z軸上的存儲器，作為平衡成本、效能、數(shù)據(jù)可靠度的手段。

　　安謀(ARM)的Rog Aitken指出，從SRAM、DRAM、Flash到硬碟(HDD)，存儲器間原本有一套行之有年的層級系統(tǒng)。然而隨著新形態(tài)的存儲器出現(xiàn)，存取存儲器的方式也出現(xiàn)改變。除了作為存儲器使用外，這些存儲器還可發(fā)展出更多有趣的功用，而存儲器的改變將影響架構(gòu)、布局(layout)，產(chǎn)生各種實體及鄰近效應，牽動整個系統(tǒng)。

　　在先進制程中，制程偏移(Process Variation)是存儲器設計不可忽視的一點。盡管以往因自動化(EDA)工具的使用，適度解決了制程偏移的問題，但隨著節(jié)點技術(shù)不斷發(fā)展，制程偏移的問題也開始影響到存儲器層面。

　　為了解決存儲器的制程偏移，最常借助的便是冗余設計(redundancy)，但若要為了節(jié)省耗電而降低電壓，制程偏移的情形將更加明顯。

　　吞吐量是衡量存儲器效能的一個重要指標，但實際測量并不容易。布局的壅塞情形、核心間對于存儲器爭搶，以及讀取速度的差異，都是影響吞吐量的因素。而不同的存儲器與處理器配置，都會使情況更加復雜。

　　Rambus的Steven Woo指出，架構(gòu)與IP區(qū)塊整合有非常多的可能性。為減少電力的浪費，低功耗產(chǎn)品的存儲器通常會很接近處理器。電力消耗最多區(qū)域，通常負責數(shù)據(jù)讀寫的存儲器核心。以往提升存儲器吞吐量的方法，便是增加功率，但這也會提升芯片受損的風險，因此平面設計、基板(interposer)、SiP的矽穿孔技術(shù)也應運而生，而采用這些技術(shù)所產(chǎn)生的漣漪效應，絕對不僅止于存儲器而已。

　　Wide I/O等技術(shù)的出現(xiàn)，使得存儲器設計不再獨立運作，封包技術(shù)以及其他相關(guān)環(huán)節(jié)，也都會連帶發(fā)生改變。此外，以往對于錯誤偵測都有一套既定的方法，存儲器架構(gòu)改變后，便可能需要采用新的方法。只要新的存儲器設計帶來的效益能超越各項組裝、測試、制造的成本，廠商便會開始采用。

　　控制器除可調(diào)整存儲器功率外，也將影響到吞吐量、頻寬使用等各種環(huán)節(jié)。許多系統(tǒng)廠商轉(zhuǎn)移至高階模型的理由之一，便是為了提升控制器從存儲器存取數(shù)據(jù)的效率。

　　Synopsys的Prasad Saggurti指出，芯片內(nèi)建存儲器開始采用外部存儲器管理單元后，將更方便架構(gòu)設計師設置讀寫位置。另外，Saggurti也注意到芯片周邊的低壓存儲器線路，已越來越常被再次使用。而為了降低功耗，存儲器芯片本身也出現(xiàn)了客制化的趨勢。

　　除此之外，晶粒間的光通訊(Optical Communication)技術(shù)以及存儲器上的位元布局，也都可望為存儲器架構(gòu)開發(fā)出新的可能。