<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 上拉電阻和下拉電阻的作用、選擇

          上拉電阻和下拉電阻的作用、選擇

          作者: 時(shí)間:2016-01-05 來(lái)源:網(wǎng)絡(luò) 收藏

            本文主要介紹的作用及選擇,感興趣的朋友可以看看。

          本文引用地址:http://www.ex-cimer.com/article/201601/285283.htm

            就是把不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平,此電阻還起到限流的作用。

            同理,是把不確定的信號(hào)鉗位在低電平。

            是指器件的輸入電流,而下拉指的是輸出電流。

            那么在什么時(shí)候使用上、呢?

            1、當(dāng)TTL電路驅(qū)動(dòng)CMOS電路時(shí),如果TTL電路輸出的高電平低于CMOS電路的

            最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。

            2、OC門(mén)電路必須加上拉電阻,以提高輸出的高電平值。

            3、為加大輸出引腳的驅(qū)動(dòng)能力,有的單片機(jī)管腳上也常使用上拉電阻。

            4、在CMOS芯片上,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻降低輸入阻抗,

            提供泄荷通路。

            5、芯片的管腳加上拉電阻來(lái)提高輸出電平,從而提高芯片輸入信號(hào)的噪聲容限,增強(qiáng)抗干擾能力。

            6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

            7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹配,有效的抑制反射波干擾。

            另外,上拉電阻阻值的選擇原則包括:

            1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大,電流小。

            2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小,電流大。

            3、對(duì)于高速電路,過(guò)大的上拉電阻可能邊沿變平緩。

            綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。



          關(guān)鍵詞: 上拉電阻 下拉電阻

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();