技術(shù)分析：時鐘寬帶GSPS JESD204B ADC

　　例如，圖4顯示了寬輸入帶寬具有多種時鐘抖動的14位1 GSPS ADC的NSD影響。 對10 MHz至100 MHz的信號進行采樣時，即使200 fs的極高時鐘抖動也不會明顯削弱ADC的NSD性能(–155 dBFS/Hz)。 但是，對1 GHz或2 GHz的輸入信號進行采樣時，與低rms時鐘抖動相比，該時鐘的200 fs 均方根抖動將明顯限制ADC性能。 對2 GHz信號進行采樣時，200 fs的均方根抖動將導(dǎo)致與目標信號功率相關(guān)的ADC噪聲增大12 dB(與50 fs的均方根時鐘抖動相比)。

　　部分GSPS ADC可使快速輸入時鐘倍數(shù)在ADC內(nèi)部分割，以得出實際的采樣時鐘。 在這種情況下對ADC使用更高速率的采樣時鐘的優(yōu)勢和劣勢是什么?

　　與僅允許一個選項以1×實際采樣速率輸入時鐘頻率不同，部分ADC允許使用更高倍率的時鐘速率，例如2×、4×或8×采樣速率。 然后可對ADC進行配置，將更高頻率的時鐘從內(nèi)部分割為將模擬信號采樣到ADC的更低時鐘倍率。 此類配置有幾個優(yōu)點。

　　第一個優(yōu)點就是系統(tǒng)板現(xiàn)可使用相同的硬件和時鐘解決方案應(yīng)付多個采樣速率。 在這種情況下，使用較快或較慢采樣速率只需要略微更改ADC的軟件寄存器即可。 例如，以最高時鐘速率使用ADC的電氣測試和測量解決方案，如數(shù)字采樣示波器，現(xiàn)在只需觸摸GUI按鈕，就能為最終用戶提供多種采樣速率選項。 如此，還可對僅存在軟件版本差異的相同電路板進行市場細分。 提供此特性的兩種ADC為AD9680和AD9234，即分別具有14位和12位分辨率的1 GSPS轉(zhuǎn)換器。

　　第二個優(yōu)點是，與使用更低的1×采樣速率相比，使用更高時鐘頻率的ADC性能更高。 更高頻率的時鐘提供更快的信號壓擺率，因此本身具有更精確的邊沿和更低的抖動。 如前所述，假設(shè)ADC抖動不是限制性能的因素，則更低抖動的時鐘本身可實現(xiàn)更低的NSD和更高的SNR。

　　第三個優(yōu)點是，可消除計時裝置和板上走線的一個附加時鐘頻率。 這使得系統(tǒng)能夠以更小的時鐘信號倍數(shù)工作，并且降低了整體計時復(fù)雜性。 RF時鐘信號可能被用作允許較慢采樣時鐘使用內(nèi)部分割功能的部分ADC的輸入。

　　這種采樣配置的一個潛在難題是需要確定能夠在增大的頻率倍數(shù)下實現(xiàn)低抖動的實際計時裝置。 由于具有更高頻率、性能和通道數(shù)的時鐘解決方案已經(jīng)發(fā)布并應(yīng)用于系統(tǒng)板，此難題在某種程度上已經(jīng)緩和。 但是，對更高采樣速率轉(zhuǎn)換器和復(fù)雜配套時鐘裝置的無止境需求依然沒有減少。

　　我該如何從時鐘裝置獲取頻域相位噪聲曲線并確定特定ADC采樣時鐘頻率的時域均方根抖動?

　　盡管這兩者描述了同樣的現(xiàn)象，但將時鐘的相位噪聲與特定抖動值相關(guān)聯(lián)可能有點違反常理。 雖然這兩者相關(guān)聯(lián)，但工程師需要跨越頻域和時域鴻溝才能進行對應(yīng)。 相位噪聲曲線在頻域中繪制，而時鐘信號的均方根抖動分量反映為時域值。

　　時域中的乘法類似于頻域中的卷積。 時鐘上的任意相位噪聲波裙或相位調(diào)制雜散噪聲將卷積為數(shù)字信號提供給ADC。 耦合至采樣輸出的時鐘上的噪聲卷積的水平或大小如下式所示。

　　采樣輸出

　　時鐘

　　圖5中的頻域顯示了時鐘信號的一個相位噪聲曲線示例。X軸顯示了相對于載波的頻率偏移，此例中為983 MHz的時鐘。 Y軸是以dBc/Hz表示的相位噪聲密度(與單位為赫茲的載波功率相關(guān)的dB功率)。 從此曲線應(yīng)該能夠清楚看出，以時鐘上的頻率進一步觀察相位噪聲時，將會創(chuàng)建相關(guān)噪底并減小逐漸增大的累積相位噪聲的幅度。

　　圖5

　　此曲線顯示了與頻率為983 MHz的載波時鐘上的頻率偏移交叉的相位噪聲，其單位為dBc/Hz。 通過此信息可推算出時鐘抖動。

　　時鐘信號的均方根抖動可通過相位噪聲曲線計算出，方法是將曲線下方的區(qū)域以每十倍頻程分段的方式積分。 盡管現(xiàn)在有在線計算工具可從相位噪聲計算出抖動，但使用幾個數(shù)學(xué)公式也可做到這一點。