基于HMC833LP6GE的寬帶本振源設計

摘要：為了實現(xiàn)寬帶本振信號輸出，本方案利用鎖相環(huán)芯片HMC833LP6GE、數(shù)控衰減器HMC624LP4和濾波器組相結合，設計出一款高性能寬帶本振源。經(jīng)過實際測試，所有指標都達到了設計要求。

引言

　　寬帶本振源是通信、雷達、儀器、空間電子設備等電子系統(tǒng)中的關鍵模塊，其指標高低直接影響電子系統(tǒng)的性能。對于寬帶本振源的設計，很多人做了深入的研究^[1-2]。本文利用鎖相環(huán)芯片HMC833LP6GE、數(shù)控衰減器HMC624LP4和濾波器組相結合，設計出一款寬帶寬(400 MHz～6000 MHz)、低相噪(-100 dBc/Hz@10KHz)和高性能本振源。

1 方案設計

1.1 設計指標

　　頻率范圍：400 MHz～6000 MHz;

　　頻率分辨率：3 Hz;

　　相位噪聲：≤-90 dBc@1kHz，≤-100 dBc@10kHz;

　　輸出功率范圍：-2 dBm～2 dBm;

　　諧波抑制：≤-40 dBc;

　　雜散抑制：≤-60 dBc。

1.2 設計方案

　　本設計方案原理框圖如圖1所示。利用Hittite公司(編者注：2014年被ADI收購)的一款寬帶鎖相環(huán)芯片HMC833LP6GE產(chǎn)生400 MHz～6000 MHz輸出頻率。HMC833LP6GE芯片內部集成了VCO，其基本頻率是1500 MHz～3000 MHz，利用內部集成的分頻器和倍頻器可將輸出頻率擴展到25 MHz～6000 MHz^[3]，滿足本方案的頻率范圍要求。利用Hittite公司的數(shù)控衰減器HMC624LP4和FIRSAR公司功率放大器FGB1509A對輸出信號進行功率控制，使其滿足 -2 dBm～2 dBm的輸出功率要求。利用濾波器組對其諧波和雜散進行抑制，使本振源的輸出信號滿足諧波和雜散的要求。

2 關鍵電路設計

2.1 HMC833LP6GE電路設計

　　HMC833LP6GE芯片內部集成了鑒相器、電荷泵、VCO、調制器(包括19位的整數(shù)分頻器和24位的小數(shù)分頻器)、倍頻器和分頻器，如圖2所示。

　　HMC833LP6GE的datasheet中給出它的歸一化相位噪聲是-227 dBc/Hz。在鎖相環(huán)中，環(huán)路帶寬以內的相位噪聲由參考晶振和鑒相器噪聲共同決定;環(huán)路帶寬以外的相位噪聲由VCO相位噪聲決定。根據(jù)PLL相位噪聲理論，環(huán)路帶寬內的相位噪聲與輸出頻率、鑒相頻率以及噪聲基底有關，具體噪聲可以由公式(1)^[4]表示：

(1)

　　其中PDnoisefloor表示鑒相器歸一化噪底，fPD表示鑒相頻率，fo表示鎖相環(huán)輸出頻率。

　　如果HMC833LP6GE的底噪對相位噪聲的影響起主導作用，環(huán)路帶寬內的相噪為：

　　如果參考信號的底噪對相位噪聲的影響起主導作用，環(huán)路帶寬內的相噪可以由公式(2)進行估算：

(2)

　　其中PNfr表示參考信號的相噪。

　　PN=-150+20log(6000/50)=-108.5dBc/Hz

　　根據(jù)估算，當選用HMC833LP6GE這種具有低噪底的鎖相環(huán)芯片和頻率為50 MHz、相噪為-150 dBc/Hz@10kHz的參考晶振時，估算的相位噪聲完全能夠滿足設計指標。當參考頻率為50 MHz，又因為調制器的小數(shù)分頻器是24位，所以頻率分辨率達2.98 Hz，滿足頻率分辨率是3Hz的要求。

　　對于HMC833LP6GE的電路設計主要是設計環(huán)路濾波器，環(huán)路濾波器具有低通特性，可以起到低通濾波器的作用，更重要的是它對環(huán)路參數(shù)調整起著決定性的作用^[5]。它決定了鎖相環(huán)的雜散抑制、相位噪聲、環(huán)路穩(wěn)定性、鎖定時間以及捷變時間等重要的環(huán)路參數(shù)。所以在所有頻率合成器的設計中，環(huán)路濾波器的設計都是至關重要的，環(huán)路濾波器能夠濾除鑒相器輸出信號的高頻分量和噪聲。同時在含有電荷泵的鎖相環(huán)中，環(huán)路濾波器還具有把電荷泵的電流轉換成壓控振蕩器控制電壓的作用。本設計利用ADS2009仿真軟件設計了四階無源環(huán)路濾波器，如圖3所示。經(jīng)過實際調試，相噪滿足設計要求。

2.2 預穩(wěn)幅電路設計

　　HMC833LP6GE輸出功率測試值如表1所示。由實際測試結果可知，在400 MHz～6000 MHz頻率范圍內，HMC833LP6GE的最大功率是5.1dBm，最小功率是-10dBm，頻率響應為15.1dB。而本方案的設計指標要求輸出功率范圍是 -2dBm～2dBm。為了滿足方案要求，設計出一個預穩(wěn)幅電路與HMC833LP6GE的輸出端相連。預穩(wěn)幅電路選用Hittite公司的電子數(shù)控衰減器HMC624LP4和FIRSAR公司的功率放大器FGB1509A組成。HMC624LP4有6位數(shù)字端控制，可通過FPGA送數(shù)，控制其衰減量，精度達0.5dB，衰減量為0 dB～31.5 dB[6]。FIRSAR公司的功率放大器FGB1509A使用頻率范圍是DC～9 GHz，在2 GHz時增益為15 dB。通過改變HMC624LP4的6位數(shù)字端控制的數(shù)據(jù)，并用頻譜儀測試本振源輸出端的功率，使其滿足本方案輸出功率范圍-2 dBm～2 dBm的設計指標要求。HMC624LP4的頻率、控制數(shù)據(jù)與衰減量的關系如表2所示。本振源輸出功率測試結果如表3所示。通過預穩(wěn)幅電路的設計，使本振源輸出功滿足方案要求。

2.3 濾波器組電路設計

　　由于HMC833LP6GE的基本頻率是1500 MHz～3000 MHz，利用內部集成的分頻器和倍頻器將輸出頻率擴展到400 MHz～6000 MHz。所以其輸出的諧波和分諧波很多，必須采用濾波器組對其分段濾波，如圖4所示。當輸出頻率為3000 MHz～6000 MHz時，使用高通濾波器BF1濾除3000 MHz以下的頻率;當輸出頻率是1500MHz～3000MHz時，使用帶通濾波器BF2濾除1500 MHz～3000 MHz以外的頻率;當輸出頻率是750 MHz～1500 MHz時，使用帶通濾波器BF3濾除750 MHz～1500 MHz以外的頻率;當輸出頻率是400 MHz～750 MHz時，使用帶通濾波器BF4濾除400 MHz～750 MHz以外的頻率。使輸出諧波和雜散滿足本振源方案要求。

3 測試結果

　　根據(jù)本方案設計的寬帶本振源經(jīng)調試后所有指標都滿足設計要求。圖5是用頻譜分析儀測試寬帶本振源在載波6 GHz帶寬，10 kHz和50 kHz的相噪測試圖，相位噪聲分別是-100 dBc/Hz、-104 dBc/Hz。圖6分別是4 GHz載波的諧波測試圖和2 GHz載波的雜散測試圖，由圖6可知其測試值分別是-48 dBc、-68 dBc，滿足本方案的設計指標。

4 結束語

　　本方案利用鎖相環(huán)芯片HMC833LP6GE、數(shù)控衰減器HMC624LP4和濾波器組相結合，設計出一款高性能寬帶本振源。實現(xiàn)了400 MHz～6000 MHz的頻率輸出和-2 dBm～2 dBm的功率輸出，相位噪聲在-104 dBc/Hz@10kHz, 諧波、雜散抑制分別達到-48 dBc和-68 dBc。所有指標都達到了設計要求。具有較好的應用價值。

參考文獻：

　　[1]王華,陸必應,周智敏.超寬帶高速步進頻率信號源的設計[J].現(xiàn)代雷達:2010,32(2):83-86.

　　[2]劉永智,徐盛旺,高樹廷.超寬帶頻率合成器的設計與實現(xiàn)[J].電訊技術:2009,49(12):88-90.

　　[3]Hittite Microwave Corporation.HMC833LP6GE Datasheet.v01.1012.

　　[4]Dean Banerjee.PLL Performance,Simulation and Design[M].Santa Clara City：National Semiconductor,2003.

　　[5]張厥盛,鄭繼禹,萬心平.鎖相技術[M].西安:西安電子科技大學出版社,2010,1.

　　[6]Hittite Microwave Corporation. HMC624LP4 Datasheet.v09.0210.

本文來源于中國科技期刊《電子產(chǎn)品世界》2016年第5期第31頁，歡迎您寫論文時引用，并注明出處。