摩爾定律還能走多遠(yuǎn)？—— CPU 的內(nèi)存瓶頸

　　(3)

　　摩爾定律的發(fā)展，對(duì)于 CPU 的時(shí)鐘速度，和普通內(nèi)存 (DRAM) 的讀取延遲上，進(jìn)步速度是不一樣的。其差距每年以 50%的速度增長(zhǎng)。

　　為了緩解這個(gè)矛盾，高速緩存 (Cache) 最早是以外置的形式出現(xiàn)在1985年的英特爾的 386的處理器上。

　　真正的芯片上的內(nèi)置的緩存，最早是在1989年的 486處理器上出現(xiàn)，當(dāng)時(shí)容量只有 8 KB， 到九十年代容量提高到 16 KB.

　　緩存容量過(guò)大，會(huì)影響搜尋速度，所以又出現(xiàn)了二級(jí)， 三級(jí)緩存。 這里有很多微妙的設(shè)計(jì)細(xì)節(jié)，此處不表。

　　緩存， 本質(zhì)上就是以 SRAM (靜態(tài)隨機(jī)存儲(chǔ)器)為基礎(chǔ)的內(nèi)存。 而SRAM， 本質(zhì)上就是六個(gè)晶體管結(jié)構(gòu)組成的邏輯單元， 如下圖。

　　隨著晶體管的小型化，芯片設(shè)計(jì)者就不斷在 CPU 芯片上增加更多的內(nèi)置的高速緩存。

　　以 2015年九月英特爾出品的 14 納米 i7-6560U 處理器為例， 它有兩個(gè)內(nèi)核 (core)， 每個(gè)內(nèi)核有 64 KB 的一級(jí)緩存， 256 KB 的二級(jí)緩存， 并共享一個(gè) 4 MB的三級(jí)緩存。

　　用于緩存的晶體管占整個(gè)CPU 芯片上的晶體管的比例，也從 486時(shí)代的 40%左右，到今天許多CPU上接近 90%. (數(shù)據(jù)出處來(lái)自威斯康辛大學(xué) Doug Burger 的論文， “Syetem-level Implication of Processor Memory Integration” )

　　換句話說(shuō)，計(jì)算的管理，將近90%的內(nèi)涵， 實(shí)際上是對(duì)內(nèi)存記憶的管理。

　　不管在什么行業(yè)，如果做到了高效地搜尋和存儲(chǔ)海量的數(shù)據(jù)， 你可能就已經(jīng)成功了90%.