基于AD9361的簡易頻譜分析儀設計與實現(xiàn)

摘要：頻譜分析儀是用來檢測電信號頻譜特征的儀器，在通信、雷達以及電子產(chǎn)品研發(fā)等領域有著廣泛的應用。本文設計了基于ZYNQ系列SoC(System on chip)和AD9361實現(xiàn)的簡易頻譜分析儀，頻譜數(shù)據(jù)可以通過串口發(fā)送給上位機，并在上位機中通過MATLAB進行數(shù)據(jù)處理和分析。相比普通頻譜分析儀，該簡易頻譜分析儀使用便捷，體積小，且十分便于功能擴展。經(jīng)測試，該頻譜分析儀帶寬為40MHz，其通帶范圍為LO(Local Oscillator )-20MHz到LO+20MHz，該頻譜分析儀可以較為準確地分析信號功率范圍為0dBm到-65dBm。

引言

　　頻譜分析儀是用來測量電信號頻譜特征的儀器，主要用于測量相關頻段內(nèi)的信號頻譜。使用頻譜分析儀，可以觀測到信號在頻域中的分布情況、信號能量及其他頻譜信息。隨著電子通信產(chǎn)業(yè)的不斷發(fā)展，頻譜分析儀廣泛運用在通信、電子、雷達及電子產(chǎn)品研發(fā)等領域，是電子工程師重要的頻域分析工具。

　　隨著對于信號分析的不斷發(fā)展，應實現(xiàn)頻譜分析儀與上位機的通信。頻譜分析儀可以通過網(wǎng)口、USB接口及串口向上位機發(fā)送數(shù)據(jù)，在上位機中，MATLAB、GNU radio等多種工具軟件可以被用于處理該數(shù)據(jù)，擴展了頻譜分析儀的功能^[1]。而且傳統(tǒng)的頻譜分析儀價格昂貴，個人和小型團體均無力承受?；诖?，本文使用Xilinx ZYNQ系列SoC及AD9361射頻收發(fā)機完成了低成本簡易頻譜分析儀的設計與實現(xiàn)。與傳統(tǒng)的頻譜儀相比，該頻譜儀價格低廉、便于攜帶。

1 系統(tǒng)設計

　　本系統(tǒng)設計采用ZedBoard開發(fā)板和AD9361射頻收發(fā)機。

　　ZedBoard開發(fā)板是Digilent公司基于ZYNQ-7000系列SoC制作的低成本開發(fā)板，該開發(fā)板的主芯片為ZYNQ系列XC7Z020芯片，該芯片使用兩塊ARM Cortex-A9 MPCore作為處理器(PS Processing System)，并采用Xilinx 7系列FPGA作為可編程邏輯部分(PL Programmable Logic)，實現(xiàn)了高靈活性、高性能和強大的配置功能^[2]。

　　AD9361是一款高性能、高度集成的2收2發(fā)射頻收發(fā)機，該收發(fā)機具有可編程、寬帶寬等特點，其工作頻率范圍為70MHz～6GHz，支持的通道帶寬為200KHz～56MHz。AD9361可以根據(jù)用戶需求設置濾波器、本振、增益等參數(shù)，以契合用戶設計^[3]。

　　設計主要基于Xilinx ZYNQ-7000系列的可編程SoC平臺，在平臺上插接AD9361板卡，利用AD9361進行對應帶寬數(shù)據(jù)的采集，采集到的數(shù)據(jù)經(jīng)過XC7Z020的PL部分進行時頻轉換，然后利用ARM將頻譜分析結果通過串口發(fā)送至計算機。頻譜分析帶寬為0～40MHz，分辨率為25kHz。

　　本文采用基于快速傅里葉變換(FFT)完成頻譜分析儀的設計。其中，主要模塊包括射頻輸入及轉換模塊、頻譜分析模塊、ZYNQ PS(Processing System)控制模塊、串口傳輸模塊以及上位機處理模塊。其基本結構如圖1所示。

　　其中，各部分的具體功能如下：

　　射頻輸入模塊及轉換，使用AD9361射頻收發(fā)機完成搭建，其中，通過AD9361內(nèi)置的本地振蕩器(LO)完成對射頻信號的射頻到中頻的轉換，通過ADC完成模數(shù)轉換，并通過后續(xù)的抽取濾波器進行下采樣，最終得到I/Q兩路分別為60MSPS采樣率的信號，通過FMC接口送入ZedBoard，進行下一步處理。

　　頻譜分析模塊，該模塊使用ZYNQ SoC的PL部分完成，主要完成頻譜分析儀的頻譜計算功能，其中通過FMC接口接收到射頻輸入及轉換模塊的數(shù)據(jù)信息，對其進行時序轉換、加窗和FFT變換后，通過DMA發(fā)送至ZYNQ SoC的PS模塊內(nèi)的存儲空間中，供PS部分讀寫。

　　ZYNQ PS控制模塊，該模塊為整個模塊的控制中樞，完成對射頻輸入模塊及頻譜分析模塊的控制。其中，對AD9361的控制為：調(diào)節(jié)AD9361的本振(LO)的輸出，調(diào)節(jié)輸入通路低通濾波器的帶寬，調(diào)節(jié)增益模式及增益大小，調(diào)節(jié)各級采樣率等。對頻譜分析模塊的控制為：調(diào)節(jié)計算FFT的點數(shù)等。PS模塊可以讀取頻譜數(shù)據(jù)，并將頻譜數(shù)據(jù)傳輸給網(wǎng)口通信模塊。該模塊在ZYNQ PS上移植的Linux系統(tǒng)中完成。

　　串口通信模塊：通過該模塊，可以完成由頻譜分析儀到上位機的頻譜數(shù)據(jù)的傳輸，也可以由上位機到頻譜分析儀，如果需要高的傳輸速率，可以使用網(wǎng)口進行傳輸。

　　上位機處理模塊：該模塊在上位機中，通過使用MATLAB工具對所得的頻譜數(shù)據(jù)進行進一步的處理、顯示和完成頻譜圖。

2 系統(tǒng)實現(xiàn)

2.1 基于AD9361的射頻輸入及轉換模塊

　　AD9361為系統(tǒng)的射頻輸入及轉換模塊，主要對輸入的模擬信號進行混頻、濾波、模數(shù)轉換和降采樣等預處理。并將處理完成的數(shù)字信號通過數(shù)字接口送入ZedBoard，供ZYNQ的PL部分進行進一步的信號處理。

　　如圖2所示，為AD9361的接收通路，AD9361接收通路完成射頻信號到基帶信號的部分?；鶐盘柼幚戆▋蓚€可編程的模擬低通濾波器，一個12bit ADC，以及4級的數(shù)字下變頻濾波器。每個數(shù)字下變頻濾波器都可以被略去。其中I/Q兩路的接收通路是相同的^[4]。

　　根據(jù)設計需求，需要調(diào)節(jié)的有：增益控制模式及增益、本振大小、低通濾波器系數(shù)、各部分采樣率以及FIR濾波器系數(shù)等。

　　在本次設計中，各部分的系數(shù)為：

　　收發(fā)模式：使用FDD單收單發(fā)的收發(fā)模式;

　　增益模式：自動增益模式;

　　LO頻率設置：給上位機提供相應接口，可以根據(jù)用戶需求進行設置;

　　低通濾波器設置：低通濾波器3dB帶寬為40MHz;

　　ADC采樣時鐘頻率：480MHz;

　　HB3/DEC3下采樣濾波器：進行2倍抽取，輸出數(shù)據(jù)的采樣頻率為240MHz;

　　HB2下采樣濾波器：進行2倍抽取，輸出數(shù)據(jù)的采樣頻率為120MHz;

　　HB1下采樣濾波器：進行2倍抽取，輸出數(shù)據(jù)的采樣頻率為60MHz;

　　RX FIR濾波器設置：對該FIR濾波器進行略過，輸出數(shù)據(jù)的采樣頻率為60MHz;

　　數(shù)字接口：采用LVDS傳輸模式。

　　通過對AD9361的相關寄存器進行配置，可以完成對設計的實現(xiàn)，以下對AD9361的一些關鍵寄存器進行介紹。

　　地址0x003為AD9361的Rx Enable and Filter Control寄存器，該寄存器用于控制接收通路的使能及數(shù)字寄存器的信息。由于使用FDD的單發(fā)單收模式，且HB3、HB2和HB1皆為2倍抽取，且將FIR濾波器略去，故該寄存器應配置為0X9C。

本文來源于中國科技期刊《電子產(chǎn)品世界》2016年第8期第49頁，歡迎您寫論文時引用，并注明出處