三星公布了自主CPU架構Exynos M1設計細節(jié)
本文引用地址:http://www.ex-cimer.com/article/201608/296306.htm
浮點執(zhí)行部分
載入/存儲部分
二級緩存部分:16-way 2MB,22周期延遲
基本流水線結構:指令拾取、解碼、執(zhí)行、內存讀寫和寫回,以及亂序設計下的寄存器重命名、分派、調度階段,都在這兒
公布如此細致的CPU內核結構圖是很罕見的,可見三星對此是多么自信
這是四個M1大核心的部分,三級緩存貫穿其中
2.3GHz M1架構、2.1GHz A57公版架構功耗、能效對比:頻率高200MHz,功耗只高10%左右或持平甚至更低,而能效則普遍高出50-100%,最多接近3倍!
評論