單片機(jī)開(kāi)發(fā)人員的幾個(gè)常疏忽的問(wèn)題點(diǎn)

　　我的工作主要是主導(dǎo)新產(chǎn)品試產(chǎn)，在實(shí)際的工作中，經(jīng)常出現(xiàn)因?yàn)镽D人員的設(shè)計(jì)“疏忽”導(dǎo)致試產(chǎn)失敗。這個(gè)疏忽要加上引號(hào)，是因?yàn)檫@并不是真正的粗心造成的，而是對(duì)生產(chǎn)工藝的不熟悉而導(dǎo)致的。為了避免各位做RD的朋友出現(xiàn)同樣的錯(cuò)誤，或?yàn)榱烁玫耐瓿稍嚠a(chǎn)我對(duì)一些常見(jiàn)的問(wèn)題點(diǎn)做一些總結(jié)，希望能對(duì)大家有所幫助。

　　1、IC封裝的選擇。現(xiàn)在電子產(chǎn)品都在向環(huán)保的無(wú)鉛發(fā)展，歐洲2006年7月1日就要實(shí)現(xiàn)全部無(wú)鉛化，，現(xiàn)在正處于有鉛向無(wú)鉛的過(guò)渡期。因此，元器件廠商提供的元器件也出現(xiàn)無(wú)鉛與有鉛兩種規(guī)格，有的廠商甚至已經(jīng)停止了有鉛元器件的生產(chǎn)。

　　問(wèn)題點(diǎn)就在于這有鉛和無(wú)鉛兩種元器件的選擇上，當(dāng)一個(gè)產(chǎn)品設(shè)計(jì)完成后，RD人員需要對(duì)具體元器件進(jìn)行確認(rèn)，請(qǐng)?jiān)诖_認(rèn)前要做出該產(chǎn)品采用無(wú)鉛工藝還是有鉛工藝的選擇。如果沒(méi)有一個(gè)具體的確定，在選料時(shí)不注意這個(gè)問(wèn)題，原料中出現(xiàn)有鉛元件與無(wú)鉛元件同時(shí)使用，就會(huì)導(dǎo)致SMT工藝的困難。

　　無(wú)鉛元件的回流峰值溫度在255度，有鉛元件的回流峰值溫度最高不超過(guò)235度，如果混用兩種材料，那么必然會(huì)導(dǎo)致1、有鉛元件被高溫?fù)p壞。

　　2、無(wú)鉛元件，特別是BGA封裝的元件，所附錫球未達(dá)到熔點(diǎn)，易導(dǎo)致虛焊或抗疲勞度下降。所以在確定元器件的時(shí)候一定要首先確認(rèn)元器件是有鉛的還是無(wú)鉛的，同時(shí)如果元器件選擇無(wú)鉛，那么PCB板也要做相應(yīng)選擇，一個(gè)方面配合無(wú)鉛工藝，讓無(wú)鉛錫膏的焊接性得到加強(qiáng)，另一方面應(yīng)用于有鉛制程的PCB板也無(wú)法承受過(guò)高的溫度，易造成板翹等不良現(xiàn)象。

　　3、元件焊盤與PCB上焊盤大小不符。因?yàn)榉N種原因，如元器件供應(yīng)商提供的樣品與實(shí)際有差異(批次不同，可能樣品比較舊)，或者在layout的時(shí)候載入的元件庫(kù)被他人修改過(guò)等等，最后出現(xiàn)元件焊盤與PCB上焊盤大小不符。所以在每次最終投產(chǎn)前需要再仔細(xì)確認(rèn)一遍。

　　4、元件誤差過(guò)大導(dǎo)致性能不達(dá)標(biāo)。這些問(wèn)題主要出現(xiàn)在電容、電阻和電感這些小器件上。我曾經(jīng)遇到過(guò)一個(gè)產(chǎn)品，有百分之二十的不良率。開(kāi)始都判定是IC來(lái)料不良導(dǎo)致，但是將判定為不良的IC換裝到其他同樣需要這個(gè)IC的產(chǎn)品上，結(jié)果測(cè)試正常，再找原因最后發(fā)現(xiàn)是因?yàn)橐活w電容的誤差標(biāo)準(zhǔn)較大，沒(méi)有達(dá)到設(shè)計(jì)需要的小誤差的要求，從而導(dǎo)致測(cè)試值在臨界點(diǎn)上，最終生產(chǎn)測(cè)試時(shí)過(guò)時(shí)不過(guò)，浪費(fèi)了大量時(shí)間和人力。

　　5、layout設(shè)計(jì)沒(méi)有考慮SMT機(jī)器貼片精度。這個(gè)問(wèn)題出要表現(xiàn)在元器件之間間距過(guò)小，，但是SMT貼片機(jī)有一個(gè)最小精度，如果小于這個(gè)最小精度，將會(huì)導(dǎo)致元器件碰飛。

　　6、沒(méi)有考慮郵票孔位置。通常做PCB板會(huì)將3～4塊單獨(dú)的PCB板做成一個(gè)連板來(lái)提高SMT的工作效率，這樣在SMT加工完成后需要割板。但是layout人員做完設(shè)計(jì)交付PCB板廠商后就沒(méi)有考慮連板上單板與單板之間的連接位置，經(jīng)常會(huì)出現(xiàn)連接位置就在元器件邊上，而元器件設(shè)計(jì)的又緊靠PCB板的邊緣，這樣將會(huì)有割板時(shí)導(dǎo)致將元器件碰壞的隱患。所以layout設(shè)計(jì)時(shí)還必須考慮郵票孔位置。

　　7、layout時(shí)對(duì)BGA封裝元件周圍未加絲印框，不方便SMT目檢。