<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > CMOS電路中ESD保護結(jié)構(gòu)的設(shè)計原理與要求

          CMOS電路中ESD保護結(jié)構(gòu)的設(shè)計原理與要求

          作者: 時間:2016-09-12 來源:網(wǎng)絡(luò) 收藏

          4 結(jié)束語

          設(shè)計隨著CMOS工藝水平的提高而越來越困難,已經(jīng)不單是輸入腳或輸出腳的設(shè)計問題,而是全芯片的靜電防護問題。

          芯片里每一個I/O電路中都需要建立相應(yīng)的ESD保護電路,此外還要從整個芯片全盤考慮,采用整片(whole-chip)防護結(jié)構(gòu)是一個好的選擇,也能節(jié)省I/OPAD上ESD元件的面積。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();