基于SoC FPGA的工業(yè)和馬達(dá)控制方案設(shè)計

FOC變換

磁場定向控制(FOC)是通過獨立地確定和控制轉(zhuǎn)矩和磁化電流分量來提供最佳馬達(dá)電流的算法，在永磁同步馬達(dá)(PMSM)中，轉(zhuǎn)子已經(jīng)磁化，因此，為馬達(dá)提供的電流只用于轉(zhuǎn)矩。FOC是計算密集算法，但是，美高森美馬達(dá)控制參考設(shè)計已經(jīng)針對器件資源的最優(yōu)化而構(gòu)建的，F(xiàn)OC算法包括Clarke、 Park、逆Clarke和逆Park變換。

位置和速度估算器

FOC需要精確的轉(zhuǎn)子位置和速度作為輸入，精確確定轉(zhuǎn)子角度對于確保低功耗是必不可少的。增添確定位置和速度的物理傳感器，導(dǎo)致系統(tǒng)的成本增加，并降低可靠性。無傳感器算法有助于省去傳感器，但是增加了計算復(fù)雜性。

PLL

鎖相環(huán)(PLL)用于同步信號，PLL在很多應(yīng)用中有使用，比如角度估算和逆變器的網(wǎng)格同步。

速率限制器

速率限制器模塊可以實現(xiàn)系統(tǒng)變量或輸入的平滑改變。例如，在馬達(dá)控制系統(tǒng)中，如果馬達(dá)所需的速度出現(xiàn)突變，系統(tǒng)可能變得不穩(wěn)定。為了避免此類現(xiàn)象，速率限制器模塊用于從初始速度轉(zhuǎn)變到所需的速度。速率限制器模塊可以進(jìn)行配置以控制速率的改變。

空間矢量調(diào)制

空間矢量調(diào)制模塊提升了DC總線利用率，并且消除了晶體管開關(guān)的短脈沖。與使用正弦PWM相比，可將DC總線利用率提升15%。

三相 PWM 生成

在所有計算的最后，可以得到三相馬達(dá)電壓。這些電壓用于生成逆變器中晶體管的開關(guān)信號，PWM模塊為六個(三個高側(cè)和三個低側(cè))晶體管產(chǎn)生開關(guān)信號，并且具有死區(qū)時間和延遲時間插入等先進(jìn)特性?？删幊痰乃绤^(qū)時間插入特性有助于避免逆變器引腳上的災(zāi)難性短路情況，這種情況是由于晶體管的關(guān)斷時間而發(fā)生的?？删幊痰难舆t插入特性使ADC測量與PWM信號生成能夠同步。該模塊可以配置成與僅由N-MOSFET組成的逆變器或同時由N-MOSFET和P- MOSFET組成的逆變器一起工作。

在 SoC中調(diào)試 FPGA設(shè)計

通常，與在FPGA器件上進(jìn)行調(diào)試相比，在微控制器上調(diào)試設(shè)計相對比較容易。在SoC中，可以利用FPGA器件的高性能，同時保持在微控制器中更快速調(diào)試的優(yōu)勢。美高森美SmartFusion2 SoC FPGA中的微控制器子系統(tǒng)和FPGA架構(gòu)可以通過AMBA APB or AXI總線相互通信。這樣可以把測試數(shù)據(jù)注入FPGA架構(gòu)中，或者從FPGA架構(gòu)中記錄調(diào)試數(shù)據(jù)，從而幫助實現(xiàn)運行時間的內(nèi)部數(shù)據(jù)可視化，用于實時調(diào)試。固件代碼可以按步運行，在代碼中可以設(shè)置斷點來分析FPGA寄存器數(shù)據(jù)。

基于 SmartFusion2 SoC FPGA的多軸馬達(dá)控制解決方案通過USB連接至主機PC，并且與圖形用戶界面(GUI)通信，進(jìn)行啟動和停止馬達(dá)，設(shè)置馬達(dá)速度數(shù)值和其它系統(tǒng)參數(shù)，并且可表示多達(dá)四個系統(tǒng)變量，比如馬達(dá)速度、馬達(dá)電流和轉(zhuǎn)子角度。

圖4： GUI屏幕快照 – 圖解內(nèi)部參數(shù)：轉(zhuǎn)子角度(綠色)， Valpha (紅色)， Vbeta (黑色)， 馬達(dá)速度(藍(lán)色)

生態(tài)系統(tǒng)

美高森美提供豐富的IP庫，包括先前章節(jié)討論的實現(xiàn)多項馬達(dá)控制功能的IP模塊。這些模塊可以輕易進(jìn)行定制，并且可以在美高森美FPGA器件之間進(jìn)行移植。使用Libero SoC軟件中的SmartDesign工具，用戶可以通過圖形形式配置和相互連接這些模塊。借助這些IP模塊，設(shè)計人員能夠顯著減少在FPGA器件中實施馬達(dá)控制算法所需的時間。

這些IP模塊在速度高達(dá)30，000 RPM和開關(guān)頻率高達(dá)400kHz的運行馬達(dá)中進(jìn)行了測試。

工業(yè)通信協(xié)議

工業(yè)網(wǎng)絡(luò)的發(fā)展趨勢是使用網(wǎng)絡(luò)來替代點至點通信，從而實現(xiàn)更快的通信速度。實施此類高速通信需要更高的帶寬支持，這對于微控制器或DSP同時處理馬達(dá)控制算法并不容易。在許多案例中，需要使用一個附加的微控制器或FPGA來處理各個馬達(dá)控制器之間的通信。通常使用的以太網(wǎng)協(xié)議是Profinet、 EtherNet/IP和EtherCAT標(biāo)準(zhǔn)，這些標(biāo)準(zhǔn)仍然在不斷演進(jìn)。其它協(xié)議包括CAN和Modbus。在這種情況下使用SoC方案的優(yōu)勢是在單一 FPGA平臺上支持多種工業(yè)以太網(wǎng)協(xié)議標(biāo)準(zhǔn)。

根據(jù)最終系統(tǒng)目標(biāo)，有可能通過重用IP和協(xié)議堆棧(用于通信)來優(yōu)化系統(tǒng)的成本，或者通過在硬件(FPGA)和軟件(ARM Cortex-M3處理器)中仔細(xì)劃分功能來優(yōu)化性能。美高森美SmartFusion2 SoC FPGA器件具有內(nèi)置CAN、高速USB、以及一個千兆以太網(wǎng)模塊，這是MSS的一部分。高速SERDES模塊用于實施涉及串行數(shù)據(jù)傳輸?shù)膮f(xié)議。

安全性

美高森美SmartFusion2 SoC FPGA器件能夠提供多項設(shè)計和數(shù)據(jù)安全功能，差分功率分析(DPA)認(rèn)證反篡改保護(hù)和加密等設(shè)計安全功能可幫助保護(hù)用戶的IP。SoC FPGA器件還包括多項數(shù)據(jù)安全特性，比如糾錯編碼(ECC)硬件加速器、AES-128/256，以及SHA-256服務(wù)。針對于數(shù)據(jù)安全性，提供 EnforcIT IP Suite和CodeSEAL軟件安全構(gòu)件。EnforcIT IP套件包括一套可定制內(nèi)核(作為網(wǎng)表)，有效地移動安全層面至硬件中。CodeSEAL將對策措施注入固件中，并且能夠獨立使用，或者作為 EnforcIT升級。實施協(xié)議的靈活性允許設(shè)計人員使用多個安全層來認(rèn)證來自中央監(jiān)控控制器的信息。

可靠性

在多個市場中安全標(biāo)準(zhǔn)的發(fā)展推動了高可靠性需求，SmartFusion2 FPGA器件經(jīng)設(shè)計滿足高可用性、安全關(guān)鍵性和任務(wù)關(guān)鍵性系統(tǒng)需求。以下是SmartFusion2 SoC FPGA器件提供的某些可靠性特性。

SEU免疫能力零FIT率配置

高可靠性工作需要單粒子翻轉(zhuǎn)(SEU)免疫能力零(FIT)率的FPGA配置，由于采用Flash來配置路由矩陣和邏輯模塊中的晶體管，SmartFusion2架構(gòu)對于alpha或中子輻射具有免疫能力?；赟RAM FPGA器件在海平面的FIT率為1k至4k，在海平面之上5000英尺則高出很多。高可靠性應(yīng)用可接受的FIT率低于20，這使得 SmartFusion2最適合于這些應(yīng)用。

EDAC保護(hù)

SmartFusion2 FPGA器件具有錯誤檢測與校正(EDAC)控制器， SEU錯誤日益普遍，即使在地平面也不例外， 使用該特性，可保證在MSS存儲器上防止SEU錯誤。

無需外部配置器件

在具有大量FPGA器件的復(fù)雜系統(tǒng)中，使用外部配置器件會降低可靠性。在上電時，F(xiàn)PGA花費時間進(jìn)行配置，這在使用多個FPGA器件的應(yīng)用中帶來了設(shè)計復(fù)雜性。SmartFusion2 SoC FPGA在器件內(nèi)部包括了配置存儲器，這具有上電即可運行的額外優(yōu)勢。