<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 多方位多角度 帶您重新詮釋多核技術(shù)

          多方位多角度 帶您重新詮釋多核技術(shù)

          作者: 時(shí)間:2016-09-12 來(lái)源:網(wǎng)絡(luò) 收藏

          盡管PWRficient專門針對(duì)服務(wù)器應(yīng)用,但它的設(shè)計(jì)思想對(duì)于X86產(chǎn)品仍然十分有借鑒意義。AMD計(jì)劃在下一代處理器架構(gòu)中引入類似的高度整合設(shè)計(jì),直接內(nèi)建PCI Express控制器,以提高系統(tǒng)的數(shù)據(jù)傳輸性能。事實(shí)上,整個(gè)芯片組的功能都可以被處理器所整合,這對(duì)于芯片組廠商而言顯然不是什么好消息。

          除了高度整合設(shè)計(jì)外,卓越的每瓦性能也是PWRficient處理器的主要賣點(diǎn)之一。PWRficient的核心頻率為2GHz,芯片最高能耗區(qū)區(qū)25瓦,平均運(yùn)行能耗甚至僅有5W的超低水平。IBM公司將重點(diǎn)放在高性能的Power 5/6和游戲機(jī)領(lǐng)域,對(duì)低功耗芯片重視不足,PWRficient便不會(huì)與IBM的產(chǎn)品有什么沖突。P.A.Semi公司將英特爾Sossaman核心的低功耗型Xeon作為主要對(duì)手,盡管Sossaman基于效率出眾的Yonah架構(gòu),但它的能源效率遠(yuǎn)無(wú)法同PWRficient相提并論。

          PWRficient 2GHz的實(shí)際性能略高于Sossaman Xeon 2.5GHz,但后者的能耗達(dá)到73瓦,整整比PWRficient高出兩倍。對(duì)服務(wù)器系統(tǒng)而言,低功耗芯片的意義不僅在于散熱更佳,最大的好處在于能夠節(jié)約出可觀的運(yùn)營(yíng)成本。P.A.Semi公司作出了詳細(xì)的對(duì)比:如果要構(gòu)建一套運(yùn)算速度達(dá)到32TFLOPS標(biāo)準(zhǔn)的服務(wù)器集群,需要使用6400枚 Sossaman Xeon處理器,連帶配套芯片組、萬(wàn)兆網(wǎng)卡等組件,整套集群的能耗將達(dá)到467200瓦;

          而如果轉(zhuǎn)用PWRficient平臺(tái),只需4000枚芯片就能夠?qū)崿F(xiàn)相同的性能,由于主要功能都被CPU直接集成,配套的芯片組也變得簡(jiǎn)單,整個(gè)集群的功耗只有92000瓦,相當(dāng)于英特爾Sossaman Xeon平臺(tái)的1/5,集群的空間占用、散熱系統(tǒng)費(fèi)用也更為低廉。如果選擇PWRficient平臺(tái),集群系統(tǒng)的運(yùn)營(yíng)費(fèi)用可以被大幅度削減,對(duì)本例的 32TFLOPS集群系統(tǒng)而言,就是每年可節(jié)約出至少100萬(wàn)美元運(yùn)營(yíng)費(fèi)用,PWRficient的優(yōu)勢(shì)十分明顯。

          PWRficient將采用IBM的65納米SOI工藝進(jìn)行制造,P.A.Semi公司計(jì)劃在下半年推出處理器樣品,2007年正式上市。該芯片的主要銷售對(duì)象包括服務(wù)器廠商、網(wǎng)絡(luò)設(shè)備廠商,甚至還包括家電廠商,尤其在刀片服務(wù)器和服務(wù)器集群系統(tǒng)中,PWRficient具有明顯的優(yōu)勢(shì)。但光有優(yōu)秀的產(chǎn)品不足以說(shuō)明問(wèn)題,P.A.Semi只是一家小規(guī)模的技術(shù)型公司,自身沒(méi)有服務(wù)器制造和推廣力量,只有獲得服務(wù)器廠商的支持才能夠?qū)? PWRficient推向?qū)嵱没?。而?duì)IBM來(lái)說(shuō),既然沒(méi)有更多的精力來(lái)開(kāi)發(fā)低功耗Power芯片,將P.A.Semi收歸旗下不失為一個(gè)好選擇。

          圖1 PWRficient處理器的邏輯架構(gòu),整合了大量的I/O功能,堪稱一款SOC(片上系統(tǒng))型芯片。

          精簡(jiǎn)核心和超多線程設(shè)計(jì)

          SUN公司在2005年底推出的UltraSPARC T1也是微處理器領(lǐng)域的又一巔峰之作。同PWRficient的高度整合設(shè)計(jì)不同,UltraSPARC T1的重心放在多任務(wù)并行功能,這是由UltraSPARC T1自身的定位所決定的。UltraSPARC T1主要針對(duì)承擔(dān)網(wǎng)絡(luò)中樞的高端服務(wù)器系統(tǒng),這類服務(wù)器主要面向高吞吐量的事務(wù)計(jì)算,需要在同時(shí)處理大量的并發(fā)任務(wù),而這些任務(wù)又都不需要復(fù)雜的運(yùn)算。

          因此,SUN公司采用非均衡的思想來(lái)設(shè)計(jì)UltraSPARC T1:每個(gè)基本的CPU內(nèi)核都相當(dāng)精簡(jiǎn),但都能夠很好地完成相應(yīng)的數(shù)據(jù)處理任務(wù),由于精簡(jiǎn)核心占據(jù)的晶體管資源較少,處理器就能夠集成更多的硬件內(nèi)核;同時(shí)在較單純的數(shù)據(jù)處理任務(wù)中,每個(gè)CPU核心的執(zhí)行管線都不會(huì)被充分利用,在此基礎(chǔ)上導(dǎo)入多線程技術(shù)將能夠進(jìn)一步提高系統(tǒng)的并行能力。我們可以看到,UltraSPARC T1擁有八個(gè)對(duì)等的硬件內(nèi)核,每個(gè)內(nèi)核可同步執(zhí)行4個(gè)線程,這樣僅僅一枚處理器就具備同時(shí)執(zhí)行32個(gè)不同任務(wù)的能力。

          UltraSPARC T1的晶體管總量只有3億個(gè)左右,峰值能耗只有區(qū)區(qū)80瓦,執(zhí)行效率相當(dāng)出眾。我們必須注意的是,UltraSPARC T1雖然具有超凡的事務(wù)處理能力,可它的科學(xué)計(jì)算能力十分糟糕,原因就在于SUN根據(jù)自身特殊的需要,采用不對(duì)等的設(shè)計(jì)。

          UltraSPARC T1的CPU核心設(shè)計(jì)得非常簡(jiǎn)單,它的流水線很短,也沒(méi)有包含浮點(diǎn)運(yùn)算單元,只有在八個(gè)核心之外附加了一個(gè)浮點(diǎn)運(yùn)算器。這樣每個(gè)核心的晶體管占用就很少,為芯片低功耗奠定基礎(chǔ);UltraSPARC T1的每個(gè)核心均只運(yùn)行在1.2GHz的低頻率下,這也是拜短流水線設(shè)計(jì)所賜,芯片節(jié)能就不難理解了。UltraSPARC T1的每個(gè)核心都擁有16KB一級(jí)指令緩存和8KB的一級(jí)數(shù)據(jù)緩存,并具備奇偶檢查能力(Parity Check),可以自行偵測(cè)緩存錯(cuò)誤。

          如果數(shù)據(jù)串中有1bit出現(xiàn)錯(cuò)誤,緩存自身可對(duì)其進(jìn)行修正,由此保證在苛刻環(huán)境下的運(yùn)行可靠性。在二級(jí)緩存方面,UltraSPARC T1實(shí)行八核心共享的機(jī)制。由于核心數(shù)量眾多,如果繼續(xù)采用獨(dú)立緩存設(shè)計(jì)的話,緩存同步操作需要耗費(fèi)可觀的運(yùn)算資源,共享設(shè)計(jì)顯然是更理想的選擇。但為眾多的核心分配緩存資源也是一個(gè)令人頭疼的事情,SUN通過(guò)Crossbar連接架構(gòu)來(lái)解決問(wèn)題:八個(gè)核心在Crossbar的統(tǒng)一分配下獲取緩存資源,有效避免了存取沖突。

          一個(gè)比較特殊的地方就是UltraSPARC T1的二級(jí)緩存容量只有3MB,對(duì)一枚擁有八個(gè)硬件核心的處理器而言似乎少得可憐,但RISC處理器與X86處理器處理的任務(wù)迥異,提高緩存容量對(duì)X86 處理器的性能影響立竿見(jiàn)影,但UltraSPARC T1面向網(wǎng)絡(luò)運(yùn)算,而這類運(yùn)算對(duì)緩存容量并不十分依賴,起到?jīng)Q定作用的是核心的性能。

          多線程支持是UltraSPARC T1的一大亮點(diǎn)。UltraSPARC T1擁有一項(xiàng)名為CoolThreads的多線程技術(shù),該技術(shù)令UltraSPARC T1的每個(gè)硬件核心都擁有同步執(zhí)行4個(gè)線程的能力。這樣,八核心的UltraSPARC T1可以在同一時(shí)間運(yùn)行32個(gè)線程,具有超強(qiáng)的多任務(wù)處理能力。雖然英特爾的芯片很早就引入HyperTreading超線程功能、允許CPU執(zhí)行兩個(gè)線程,但HyperTreading設(shè)計(jì)僵化,線程一旦進(jìn)入執(zhí)行位置就無(wú)法替換,這樣即便該線程耗費(fèi)大量的執(zhí)行資源和時(shí)間也必須持續(xù)等候。

          在不少時(shí)候,此舉反而會(huì)令系統(tǒng)的效能降低,這也是HyperTreading發(fā)展多年,但始終都沒(méi)有獲得廣泛推行的主要原因。而SUN、IBM 等RISC處理器廠商在多線程技術(shù)領(lǐng)域有更深厚的實(shí)力,如IBM的Power 5系列具備線程動(dòng)態(tài)轉(zhuǎn)移功能,在線程運(yùn)行開(kāi)始即可對(duì)執(zhí)行狀況和資源使用進(jìn)行實(shí)時(shí)偵測(cè),如某個(gè)線程久拖不完或資源占用高,其余的核心又處于閑置狀態(tài)時(shí)便立即將它轉(zhuǎn)移,同時(shí)將運(yùn)算資源和等候時(shí)間撫平,令系統(tǒng)保持卓越的并行執(zhí)行效率。



          關(guān)鍵詞:

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();