Altera發(fā)售6.0版Nios II嵌入式處理器和開發(fā)工具

Altera公司日前宣布正式發(fā)售6.0版Nios II嵌入式處理器和Nios II嵌入式設(shè)計套件(EDS)。Nios II EDS提供32位、單精度、IEEE 754兼容浮點(diǎn)支持，含有最近發(fā)布的Nios II C語言至硬件加速(C2H)編譯器。此外，Altera更新了Nios II嵌入式處理器，提高了設(shè)計人員構(gòu)建多處理器系統(tǒng)的效率。

Altera亞太區(qū)營銷總監(jiān)梁樂觀說：“Nios II C2H編譯器和浮點(diǎn)支持提高了嵌入式軟件開發(fā)人員的靈活性，幫助他們提高設(shè)計性能，突出了Nios II處理器作為FPGA計算平臺所具有的產(chǎn)品及時面市的優(yōu)點(diǎn)。6.0版Nios II處理器和EDS的這些特性進(jìn)一步擴(kuò)大了Altera在嵌入式系統(tǒng)市場的領(lǐng)先優(yōu)勢。”

浮點(diǎn)支持是Nios II定制指令的一部分。定制指令將軟件運(yùn)算卸載給硬件，在提高CPU性能方面具有很大的靈活性。用戶選擇該功能后，預(yù)先構(gòu)建好的浮點(diǎn)定制指令被自動加入到 CPU數(shù)據(jù)通道中，利用專用硬件來完成所有的后續(xù)浮點(diǎn)運(yùn)算。軟件編程工具鏈完全支持浮點(diǎn)定制指令，為設(shè)計人員提供了完全透明的編程模型。

Nios II C2H編譯器是Nios II用戶的效能工具。它從根本上提高了嵌入式軟件的性能，將性能要求較高的C語言子程序自動轉(zhuǎn)換為硬件加速器，集成到基于FPGA的Nios II子系統(tǒng)中。

Nios II處理器不但改進(jìn)了工具鏈，現(xiàn)在還提供頂層同步信號，使設(shè)計人員能夠更靈活的管理多處理器系統(tǒng)啟動問題。設(shè)計人員可以使用只針對處理器的復(fù)位信號來控制Nios II處理器的啟動順序。