基于DDS構(gòu)建可調(diào)頻穩(wěn)幅信號發(fā)生器

摘要 系統(tǒng)采用基于DDS工作原理的AD9851，以單片機(jī)為控制核心，設(shè)計(jì)了可產(chǎn)生頻率可調(diào)的穩(wěn)幅高精度正弦波、方波信號發(fā)生器。輸出級通過橢A濾波器去除高頻噪聲以穩(wěn)定信號，并采用乙類推免功率放大器電路以提高系統(tǒng)的負(fù)載能力。闡述了芯片與外部電路接口的硬件結(jié)構(gòu)并作出詳細(xì)的系統(tǒng)測試。該設(shè)計(jì)在50 Ω負(fù)載下，輸出峰-峰值0～20 V連續(xù)可調(diào)，整個系統(tǒng)電路簡單、功能強(qiáng)大、可擴(kuò)展性強(qiáng)。

信號發(fā)生器是測量應(yīng)用中的基礎(chǔ)儀器，隨著現(xiàn)代測試對象的逐漸多樣和數(shù)字技術(shù)的進(jìn)步，信號發(fā)生器擁有更廣的應(yīng)用和更快的發(fā)展。其中正弦信號發(fā)生器能滿足測試系統(tǒng)的多種要求，是電子技術(shù)領(lǐng)域中最基本的電子儀器，廣泛應(yīng)用于電子測控、電子通信系統(tǒng)和航空測試等各個科研領(lǐng)域。

直接數(shù)字頻率合成(Direct Digital Synthesis，DDS)以固定的精確時鐘源為基準(zhǔn)，利用數(shù)字處理模塊產(chǎn)生頻率和相位均可調(diào)的輸出信號技術(shù)。作為一種新興的頻率合成技術(shù)，其具有頻率分辨率高、頻率切換速度快、切換相位連續(xù)、輸出信號相位噪聲低、可編程、全數(shù)字化、易于集成、體積小和重量輕等優(yōu)點(diǎn)。在超大規(guī)模集成電路和微電子技術(shù)的發(fā)展下，現(xiàn)代體積小且性能高的產(chǎn)品正迅速取代傳統(tǒng)的模擬信號頻率合成技術(shù)，成為解決此類問題的新方案。

1 DDS工作原理

DDS由相位累加器、正弦查找表、DAC和低通濾波器組成。參考時鐘是一個穩(wěn)定的晶振，相位累加器類似計(jì)數(shù)器。在每個時鐘脈沖輸入時。它就輸出一個相位增量，即把頻率控制字FSW的數(shù)據(jù)變成相位抽樣來確定輸出頻率。相位增量隨指令FSW的不同而不同，用在數(shù)據(jù)尋址時，正弦查表就把存儲的抽樣值轉(zhuǎn)換成正弦波幅度的數(shù)字量。DAC把數(shù)值量變成模擬量，低通濾波平滑地濾掉帶外雜散后，得到所需波形。

2 方案比較

方案1 數(shù)字鎖相環(huán)式頻率合成技術(shù)實(shí)現(xiàn)。一個典型的直接式鎖相環(huán)頻率合成器由參考振蕩源、參考分頻器、鎖相環(huán)3部分組成。鎖相環(huán)在VCO輸出端和鑒頻器的輸入端之間構(gòu)成的反饋回路中加入了一個可變分頻器。改變分頻比N，即可達(dá)到輸出不同頻率f0的目的，從而實(shí)現(xiàn)由fR合成f0。在該電路中，輸出頻率點(diǎn)間隔△f=fR。這種鎖相倍頻電路必須通過減小輸入頻率fi來減小頻率間隔，這會導(dǎo)致頻率轉(zhuǎn)換時間增加。而輸出頻率有較大的變化范圍，輸出間隔和頻率轉(zhuǎn)換時間同時減小是矛盾的。且輸出頻率變化會使N隨之變化，從而環(huán)路增益也將大幅變化，造成環(huán)路的動態(tài)特性急劇變化。

方案2 FPGA實(shí)現(xiàn)。在FPGA的內(nèi)部建立一個正弦信號的數(shù)據(jù)表。然后在外部時鐘的驅(qū)動下，讀取正弦信號數(shù)據(jù)表中的數(shù)據(jù)，再送到高速DAC中進(jìn)行數(shù)模轉(zhuǎn)換就可得到正弦信號。采用FPCA產(chǎn)生的正弦信號頻率和幅值的穩(wěn)定度高，但由于FPGA工作頻率通常不能過高，所以輸出頻率范圍不夠?qū)挕?/p>

方案3 采用直接數(shù)字頻率合成的專用芯片實(shí)現(xiàn)。在參考時鐘控制下，頻率控制字由累加器得到相應(yīng)的相位數(shù)據(jù)，把此數(shù)據(jù)作為取樣地址，來尋址正弦ROM表進(jìn)行相位-幅度變換，即可在給定的時間上確定輸出的波形幅值。模擬量形式的目標(biāo)合成頻率信號由DAC將數(shù)字量形式的波形幅值轉(zhuǎn)換而成，結(jié)合低通濾波器濾除不需要的取樣分量，最后連續(xù)變化的輸出正弦波就由頻率控制字決定。該方案具有頻譜純度高、集成度高等特點(diǎn)。由于AD9851自帶有32位相位累加數(shù)控振蕩器，就可以產(chǎn)生低相噪、高穩(wěn)定的頻率輸出波形。不但輸出頻率范圍寬，且頻率分辨率也高。

3 參數(shù)計(jì)算

3.1 DDS參數(shù)計(jì)算

前提選用一個30 MHz高穩(wěn)定有源晶振，既保證了輸出頻率穩(wěn)定，減小了高頻輻射，也提高了系統(tǒng)的電磁兼容能力。

AD9851的相位累加器為32位，在參考時鐘fs一定的情況下，只要改變AD9851頻率控制FSW便可得到要求輸出頻率f0，它們之間的關(guān)系為

3.2 調(diào)制度ma的計(jì)算

kn是比例系數(shù)，即單位調(diào)制信號引起的幅度變化;U0是調(diào)制信號的直流成分;Ucm，ωcm分別表示載波的幅度與角頻率;UΩ，ω分別表示調(diào)制波的幅度與角頻率

其中，Up為調(diào)幅包絡(luò)的峰值;Uv為調(diào)幅包絡(luò)的谷值。設(shè)計(jì)中Up為2 047，通過改變調(diào)制波的幅值UΩ(UΩpp/2)來達(dá)到ma在10%～100%之間、步進(jìn)10%調(diào)節(jié)的目的。

3.3 最大頻偏△f的計(jì)算

模擬調(diào)頻波(FM)的表達(dá)式為

其中，K為FM信號的頻率控制字;Kcm為載波信號的頻率控制字;△f為最大頻偏，λ=fc/2為與系統(tǒng)時鐘頻率fc和累加器位數(shù)N有關(guān)的一個常數(shù)。這樣就可以由調(diào)制信號的頻率推得信號的頻率控制字。

4 硬件電路設(shè)計(jì)與實(shí)現(xiàn)

4.1 直接數(shù)字頻率合成模塊

系統(tǒng)通過單片機(jī)控制AD9581頻率控制字實(shí)現(xiàn)頻率合成。調(diào)制正弦波信號經(jīng)A/D采樣并行輸入改變DDS芯片頻率控制字就可實(shí)現(xiàn)調(diào)頻，基本不需要外圍電路，且大頻偏可由軟件設(shè)定。

4.2 低通濾波電路模塊

考慮到AD9581的輸入信號中帶有高次諧波分量，系統(tǒng)在AD9581輸出端加入了40 MB橢圓低通濾波電路。在階數(shù)相同的條件下，橢圓低通濾波器比其他濾波器擁有更小的帶通和阻帶波動，設(shè)計(jì)電路如圖1所示。

4.3 幅度、調(diào)幅、調(diào)頻、調(diào)相控制模塊

經(jīng)過濾波的DDS信號作為AD539的Vy1輸入。單片機(jī)給DAC0832控制字，可產(chǎn)生直流電位，作為AD539Vx1輸入，AD539可對DDS信號進(jìn)行數(shù)控幅值放大。

經(jīng)過濾波的DDS信號作為載波輸入AD539的Vy1。單片機(jī)給DAC0832控制字，可產(chǎn)生固定電位+正弦波，作為AD539Vx1輸入，AD539可以輸出AM波。由公式可計(jì)算得出頻率控制字，通過單片機(jī)把頻率控制字寫入AD9851就可以產(chǎn)生FM波。

4.4 功率放大模塊

功率放大部分采用TI公司的THS3001雙運(yùn)放±15 V供電，420 MHZ帶寬(C=1，39 dB)，在1 Hz～15 MHz滿足本系統(tǒng)的帶寬要求，且輸出電流可達(dá)100 mA，再配合乙級功放放大，達(dá)到中頻區(qū)輸出峰峰值為24 V或采用電流反饋型寬帶運(yùn)放AD812。

4.5 峰值檢波和自動增益控制模塊

利用檢波二極管對輸出信號檢測，得到與信號峰值成比例的直流信號再經(jīng)運(yùn)放調(diào)整比例系數(shù)。TLC2543分別將峰一峰值得到的直流電平轉(zhuǎn)化為數(shù)字信號輸入MCU，再由MCU控制DAC0832的直流電位，最終達(dá)到峰值的穩(wěn)定。

電源采用THB-20環(huán)形變壓器，通過變壓、整流、濾波、穩(wěn)壓，可提供±15 V和+5 V穩(wěn)定輸出。

4.6 人機(jī)接口模塊

人機(jī)接口包括鍵盤和顯示模塊。系統(tǒng)需要16個按鍵，ZLG7290B能夠直接驅(qū)動8位共陰式數(shù)碼管，同時還可掃描管理多達(dá)64只按鍵，鍵位示意如圖4所示。

顯示部分采用LCD240128A熱致液晶型圖形點(diǎn)陣式顯示模塊。其由型液晶板、液晶顯示控制器、液晶驅(qū)動器、背光板等組成。LCD240128A模塊內(nèi)部包含具有8字節(jié)的字符發(fā)生器CGROM，可外接8 kB的RAM作為外部的顯示緩沖區(qū)及字符發(fā)生器CGROM的液晶驅(qū)動控制器，常在智能式電子儀器中用作顯示器，以顯示各種圖形和文本信息。

5 系統(tǒng)測試

5.1 測試方法

本文以正弦信號的產(chǎn)生為例，給出詳細(xì)的測試數(shù)據(jù)并做出分析。

模塊測試：將系統(tǒng)各模塊分別測試，調(diào)通后再進(jìn)行整機(jī)調(diào)試。

系統(tǒng)整體測試：將硬件和軟件進(jìn)行系統(tǒng)整機(jī)測試。依據(jù)設(shè)計(jì)要求，分別對輸出波形、輸出電壓峰-峰值、輸出頻率和功率放大器輸出測試。

測試輸出電壓的峰-峰值時，對放大電路和AGC電路參數(shù)適當(dāng)調(diào)整，使輸出頻率在10 Hz～15 MHz之間變化時能夠滿足Vpp≥5 V。

5.2 測試數(shù)據(jù)

正弦波頻率范圍測試接50 Ω負(fù)載，對輸出電壓測試，測試數(shù)據(jù)如表1所示。

負(fù)載為50 Ω采用頻率計(jì)對輸出正弦波進(jìn)行計(jì)數(shù)，測試數(shù)據(jù)如表2所示。

5.3 測試結(jié)果

正弦波輸出頻率1 Hz～37 MHz低頻部分低于1 kHz，高頻部分高于10 MHz。通過DDS比較器可得到1 Hz～9 MHz方波。

具有Hz，10 Hz，100 Hz，1 kHz，10 kHz，100 kHz，1 MHz這7種步進(jìn)模式輸出信號頻率穩(wěn)定度10～5，優(yōu)于10～4。在50Ω負(fù)載上的電壓峰-峰值1 Hz～4 MHz范圍內(nèi)Vpp≥4 V，4 Hz～15 MHz范圍內(nèi)Vpp≥5 V，15～27 MHz范圍內(nèi)Vpp≥1 V，27～37 MHz范圍內(nèi)Vpp≥0.36 V。用示波器觀察，1 Hz～27 MHz范圍內(nèi)無明顯失真，27～37 MHz范圍信號內(nèi)邊緣略有抖動。

實(shí)現(xiàn)數(shù)字控制幅值，幅值設(shè)置精確到小數(shù)點(diǎn)后一位，并采用自動增益控制電路，可得到穩(wěn)定的0～6 V幅值輸出。

存在人為誤差、系統(tǒng)誤差、測量誤差和外界干擾誤差，可通過修改電路，使用更高性能芯片，提高儀器精度，減少外界干擾等方面來改善。

6 結(jié)束語

使用DDS技術(shù)的信號是無任何反饋環(huán)節(jié)的一個開環(huán)系統(tǒng)，其產(chǎn)生的波精度高且誤差小。因?yàn)镈DS的數(shù)字處理延時是主要頻率轉(zhuǎn)換時間，通常僅為ns量級。輸出分辨率在參考時鐘頻率和相位累加器的位寬滿足一定的要求時可以微小。本設(shè)計(jì)有效解決了數(shù)字鎖相環(huán)式頻率合成技術(shù)，在高分辨率和快速轉(zhuǎn)換速度之間的矛盾，避免了傳統(tǒng)方式轉(zhuǎn)換時間長的問題。DDS在改變頻率時只需改變頻率控制字，而無需改變原有的累加值，故改變頻率時相位是連續(xù)的。然而，由于DDS存在頻率升高時雜散和噪聲也會增大的固有缺陷，且實(shí)際情況中任意波發(fā)生具有特殊性，所以DDS技術(shù)還有待提高。