CCD與CMOS圖像傳感器對比

一直以來，人們總是在討論CMOS和CCD兩種成像器之間的比較優(yōu)勢。雖然關(guān)于哪個更勝一籌的爭論紛紜已久，但自始至終卻沒有任何定論浮出水面。由于人們關(guān)注的主題總在不斷變化，因此，關(guān)于問題的答案也是不確定的?？萍荚谶M(jìn)步，市場也日新月異，影響產(chǎn)品競爭力的因素不再只是技術(shù)，還包括商業(yè)利益。成像器的應(yīng)用范圍也發(fā)生了變化，需要滿足更多不同的需求。有一些應(yīng)用是CMOS成像器的強(qiáng)項(xiàng)，另一些則是CCD的優(yōu)勢。在本文中，我們將深入探討兩種成像器在不同領(lǐng)域的優(yōu)劣勢，并向大家介紹一些鮮為人知的技術(shù)和成本因素。

引言...

CCD (電荷耦合器件)和CMOS(互補(bǔ)性氧化金屬半導(dǎo)體)圖像傳感器是兩種不同的數(shù)字影像捕捉技術(shù)。在不同的應(yīng)用中，二者的優(yōu)勢和劣勢也不同。

CCD和CMOS成像器都是利用光電效應(yīng)通過光產(chǎn)生電子信號也就是說，成像器將光先轉(zhuǎn)換為電荷，然后進(jìn)一步處理成為電子信號。在CCD傳感器中，每一個像素捕獲的電荷通過有限數(shù)量的輸出節(jié)點(diǎn)(通常只有一個)轉(zhuǎn)移，轉(zhuǎn)換成電壓信號后保存到緩沖區(qū)，再從芯片作為模擬信號傳輸出去。所有的像素都可以用于光子捕獲，輸出信號的均勻性相當(dāng)高，而信號的均勻性是決定圖像質(zhì)量的關(guān)鍵因素。對CMOS傳感器而言，每一個像素都有自己的電荷到電壓轉(zhuǎn)換機(jī)制，傳感器通常也包括放大器、噪聲校正和數(shù)字化處理電路，因而CMOS芯片輸出的是數(shù)字“位”。這些功能增加了 CMOS 傳感器設(shè)計的復(fù)雜性，也減少了捕獲光子的有效面積?？紤]到 CMOS 傳感器的每一個像素都承擔(dān)自身的轉(zhuǎn)換任務(wù)，因而輸出信號的均勻性較低。但是有賴于大規(guī)模并行處理架構(gòu)，CMOS傳感器的總帶寬較高，速度也更快。

CCD和CMOS成像器均誕生于20世紀(jì)60年代末和70年代，DALSA創(chuàng)始人Savvas Chamberlain博士正是研發(fā)這兩項(xiàng)技術(shù)的先驅(qū)者。CCD在當(dāng)時成為主導(dǎo)產(chǎn)品，最主要的原因在當(dāng)時有限的制造工藝下，CCD可以呈現(xiàn)質(zhì)量極高的影像。CMOS圖像傳感器要求要求更高的傳輸均勻性，以及更小的特征，當(dāng)時的硅片加工技術(shù)并不能滿足。一直到 20 世紀(jì) 90 年代，平版刻法技術(shù)發(fā)展到一定程度，設(shè)計者才有能力開始設(shè)計具有實(shí)際意義的 CMOS 成像裝置。人們對CMOS 傳感器成像裝置重新產(chǎn)生了興趣，主要原因在于：因?yàn)橹匦虏捎昧酥髁鬟壿嬎季S和存儲裝置的制造工藝，CMOS傳感器有望降低功率消耗、實(shí)現(xiàn)照相機(jī)與芯片集成并降低制造成本。要在實(shí)踐中實(shí)現(xiàn)CMOS的這些好處，同時還要保障高質(zhì)量的影像，這就需要花費(fèi)更多的時間、金錢，并增加工藝投入。不過，可喜的是，此時，CMOS成像器終于能夠和CDD一樣，成為一種成熟的主流技術(shù)。

滿足客戶應(yīng)用需求的大規(guī)模成像器

手機(jī)對提高CMOS成像器的規(guī)模起了推動作用為了實(shí)現(xiàn)低能耗和小型組件的高度集成，CMOS設(shè)計師開始關(guān)注開發(fā)手機(jī)成像器——世界上規(guī)模最大的成像器應(yīng)用。大量資金投入到開發(fā)和微調(diào)CMOS成像器及其生產(chǎn)工藝方面。正因?yàn)榇耍珻MOS成像器的圖像質(zhì)量即使在像素尺寸收縮的情況下仍然大為改善。因此，在大批量消費(fèi)類面陣和線陣傳感器上，無論是哪一個性能參數(shù)，CMOS傳感器都勝過CCD。

機(jī)器視覺成像器

就機(jī)器視覺而言，受到大量手機(jī)成像器投資的推動，CMOS面陣和線陣成像器開始超越了CDD成像器。對于大多數(shù)的機(jī)器視覺面陣和線陣成像器而言，CCD已不再具備技術(shù)優(yōu)勢。

現(xiàn)在我們將簡要描述CMOS成像器在機(jī)器視覺上優(yōu)于 CCD的原因。機(jī)器視覺的關(guān)鍵參數(shù)是速度和噪聲。CMOS和CCD成像器主要差別是信號從信號電荷轉(zhuǎn)換至模擬信號并最終轉(zhuǎn)換至數(shù)字信號的不同方式。在CMOS面陣和線陣成像器中，數(shù)據(jù)通路的前端是大規(guī)模并行的。這樣，每個放大器都擁有低帶寬。當(dāng)信號到達(dá)數(shù)據(jù)通路瓶頸，通常是成像器和芯片外電路系統(tǒng)之間的接口時，CMOS數(shù)據(jù)已經(jīng)是數(shù)字的。相比之下，高速CCD盡管也有很多并行高速輸出通道，但數(shù)量規(guī)模卻不及高速 CMOS成像器。因此，CCD放大器的帶寬更高，噪聲也更大。也就是說，高速CMOS成像器的設(shè)計噪聲可低于高速CCD。

然而，有時也會出現(xiàn)例外情況。

近紅外成像器

太陽能電池的硅片裂紋將會十分清晰地顯示在近紅外光譜成像上成像器必須具備較厚的光子吸收區(qū)域，才能在近紅外(700至1000nm)光譜上成像。這是因?yàn)榕c可見光子相比，紅外光子的吸收深度更深。

多數(shù)CMOS成像器的制造工藝是針對可見光影像的大規(guī)模應(yīng)用設(shè)計的。這些成像器對近紅外(NIR)并不十分敏感。事實(shí)上，成像器制造工藝盡可能降低對NIR的敏感程度。如果在具備較厚外延層的條件下，CMOS成像器無法實(shí)現(xiàn)較高的像素偏壓或較低的外延摻雜度，那么通過增加基片厚度，更精確地說，是外延或外延層的厚度，改善紅外敏感度將會降低成像器的空間特征分辨能力。改變電壓或外延摻雜度將會影響CMOS模擬和數(shù)字電路的運(yùn)作。

相反，CCD在具備較厚的外延層的同時，能夠很好地保持精密空間特征分辨能力。某些近紅外CCD的外延厚度可達(dá)100微米，而CMOS成像器的外延厚度僅為 5至10 微米。CCD的像素偏置和外延濃度也必須作出調(diào)整，形成更厚的外延，然而與CMOS相比，這種調(diào)整對于CCD電路的影響更易控制。

專門針對近紅外設(shè)計的高敏感度CCD成像器比CMOS成像器的敏高度要高得多。

紫外成像器

如今，深亞微米光刻技術(shù)采用遠(yuǎn)紫外線進(jìn)行質(zhì)量檢測由于紫外光子在十分靠近硅表面時被吸收，因此紫外成像器不能采用可能阻礙紫外光子吸收的多晶硅層、氮化物層或厚氧化層?，F(xiàn)代紫外成像器的背面都經(jīng)過了減薄處理，多數(shù)只會在硅成像表面的上方加上一層薄薄的抗反射膜。

雖然背面減薄技術(shù)在移動成像器上已屢見不鮮，然而在紫外成像上卻并非如此。無論是CMOS或是CCD，成像器表面必須經(jīng)過特殊的表面處理，才能夠獲得穩(wěn)定的紫外響應(yīng)。某些針對可見光成像設(shè)計的背面減薄成像器都貼有一層較厚的氧化膜，可在紫外成像時改變或吸收紫外光。某些背面減薄成像器的成像表面則經(jīng)過高硼摻雜膜的鈍化處理，可延展硅外延的深度，從而導(dǎo)致大量紫外光生光子在復(fù)合過程丟失。

紫外響應(yīng)和背面減薄技術(shù)可應(yīng)用在所有線陣成像器上，但不能應(yīng)用在所有面陣成像器上。所有全局快門面陣CCD成像器均不可采用背面減薄。在這點(diǎn)上，雖然有些代價，但是CMOS面陣成像器的情況較好。卷簾快門面陣CMOS成像器可背面減薄。如果紫外敏感成像器也需要在可見光中成像，傳統(tǒng)CMOS全局快門面陣成像器的每個像素的存儲節(jié)點(diǎn)經(jīng)過背面減薄處理后需要被遮擋。背面減薄成像器無法有效地屏蔽部分像素的入射光，除非大大降低成像器的填充系數(shù)(光敏感面積與總像素面積的比率)。有些類型的CMOS全局快門面陣成像器盡管沒有光敏感存儲節(jié)點(diǎn)，但是具備以下全部或部分特性：高噪聲、低阱容或卷簾快門。

時間延遲積分成像器

除了面陣和線陣成像器外，時間延遲積分成像器也是一種重要的成像器類型。時間延遲積分 (TDI) 成像器通常用于機(jī)器視覺和遙感操作。它的操作與線陣成像器類似，不同之處在于時間延遲積分成像器擁有上百條線陣。當(dāng)物體影像移動通過每條線時，每條線都會捕捉到物體的快照。因?yàn)樵跁r間延遲積分成像器中，物體的多重快照能夠相加在一起，從而產(chǎn)生強(qiáng)烈的信號，因此時間延遲積分成像器特別適合信號很弱的情況。

時間延遲積分成像器可將多重曝光與物體移動同步起來如今，CCD和CMOS 時間延遲積分成像器相加多重快照的方式有所不同。CCD將信號電荷相加在一起，而CMOS則將電壓信號相加在一起。CCD可實(shí)現(xiàn)無噪聲相加，但CMOS不能。當(dāng)CMOS時間延遲積分成像器的行數(shù)較多時，相加的噪聲極高。即使是最先進(jìn)的CMOS 時間延遲積分成像器，它的噪聲也不可能比CCD時間延遲積分成像器低。

CMOS 時間延遲積分成像器的一個發(fā)展方向在于模擬CCD 時間延遲積分成像器，使其具備類似CCD的像素，從而實(shí)現(xiàn)電荷相加。我們稱之為電荷域CMOS時間延遲積分成像器。電荷域CMOS 時間延遲積分成像器在技術(shù)上是可行的，但是如果需要進(jìn)一步開發(fā)、微調(diào)和完善這一技術(shù)需要投入更多的成本。與CMOS面陣和線陣成像器相比，電荷域CMOS 時間延遲積分成像器的成本很高。手機(jī) 既不需要時間延遲積分成像器也不需要相加電荷。因此，CMOS 時間延遲積分成像器的前景并不太樂觀。

電子倍增

EMCCD是低信號應(yīng)用的絕佳選擇，特別是在科學(xué)成像應(yīng)用電子倍增 CCD(EMCCDs)是指帶有相乘信號電荷包結(jié)構(gòu)的CCD，同時避免在相乘過程中帶來噪聲。因此，凈信噪比(SNR)增加了。在信號微弱至略高于成像器本底噪聲的應(yīng)用中，EMCCD能夠檢測到先前難以檢測到的信號。

在無需高速成像的應(yīng)用中， EMCCD的性能優(yōu)于CMOS。高速操作會增加CCD的讀出噪聲。因此，對于改進(jìn)了信噪比的EMCCD，EMCCD和CMOS成像器的差別并不大，特別是專為低讀出噪聲設(shè)計的科學(xué)級CMOS成像器。與傳統(tǒng)成像器相比，高速EMCCD還可顯著降低功率。

低噪聲CMOS成像器在信噪比、紫外吸收或時間延遲積分方面的性能不及CCD。有鑒于此，由于信號可能很弱，即使其他成像器能夠達(dá)到EMCCD所具備的讀出噪聲，但是EMCCD解決方案從整體上而言也是最具優(yōu)勢的。

成本因素

影響成本的因素包括價格杠桿、規(guī)模、產(chǎn)量和每晶圓的設(shè)備數(shù)量。至此為止，我們已經(jīng)討論了CMOS和CCD 成像器在性能上的不同點(diǎn)。如果認(rèn)為商業(yè)決策的決定因素只有性能，那這個想法實(shí)屬天真。許多商業(yè)決策者更多關(guān)注的是產(chǎn)品的價值，或者說是在相同價格下能夠獲取的性能有多少。

成本因素十分復(fù)雜，本文只關(guān)注最重要的幾點(diǎn)。

首先，價格杠桿是關(guān)鍵。正如前述風(fēng)險所述，無論是CMOS或是CCD，市場在售的成像器的價格比全定制成像器低得多。如果非要定制，除非變化很小，那么定制CCD成像器的價格一般低于定制CMOS的價格。由于CMOS成像器采用的深亞微米掩膜價格較高，因此CMOS成像器的研發(fā)價格也相應(yīng)地高于CCD成像器。此外，CMOS設(shè)備需要設(shè)計的電路也更多。因此，即使定制CMOS成像器的應(yīng)用性能較好，但是考慮到價格因素，客戶仍然更加親睞定制CCD成像器。

第二，規(guī)模。雖然研發(fā)新款CMOS成像器的價格較高，考慮到CMOS成像器的規(guī)模經(jīng)濟(jì)，其單位成本卻相對較低。在考慮規(guī)模后，與低研發(fā)成本相比，低單位成本顯然更具吸引力。

第三，供應(yīng)安全性。如果成像器的相關(guān)產(chǎn)品斷產(chǎn)，也將大大增加成本。除價格因素外，選擇一個能夠持續(xù)生產(chǎn)成像器 – CMOS或CCD – 的公司也很重要。

結(jié)論

根據(jù)特定應(yīng)用要求選擇一個正確的成像器絕非易事。不同應(yīng)用有不同的要求。這些要求將對性能和價格產(chǎn)生影響。鑒于上述種種復(fù)雜因素，難以斷言CMOS或CCD成像器在所有應(yīng)用中哪個更勝一籌也就不足為奇了。

在多數(shù)可見光成像應(yīng)用中，CMOS面陣和線陣成像器優(yōu)于CCD成像器。然而，在高速低照明應(yīng)用中，CCD時間延遲積分成像器優(yōu)于CMOS時間延遲積分成像器。在近紅外成像方面， CCD面陣和線陣成像器是更好的選擇。在紫外成像中，考慮到全局快照要求，能否實(shí)施背面減薄表面處理是關(guān)鍵。此外，低噪聲要求也是一個因素。在這一方面，因?yàn)閾碛懈咦x出速度，CMOS的優(yōu)勢比CCD更為明顯。總而言之，價格和性能之間的權(quán)衡都會影響對CCD或是CMOS的評定，具體取決于杠桿、規(guī)模和供應(yīng)安全性。