一種模擬除法器的設(shè)計(jì)及仿真驗(yàn)證CMOS工藝
本文設(shè)計(jì)了一種模擬除法器,在分析討論其工作原理的基礎(chǔ)上,采用CSMC0.5umCMOS工藝,對(duì)電路進(jìn)行了Cadence Spectre 模擬仿真,仿真結(jié)果驗(yàn)證了理論分析。
本文引用地址:http://www.ex-cimer.com/article/201610/308108.htm1 電路的設(shè)計(jì)與分析

圖1 CCII 電路結(jié)構(gòu)
模擬除法器由單電源+5V供電,主要由兩部分電路構(gòu)成。第一部分為第二代電流傳輸器CCII,圖1 為CMOS CII電路。晶體管M3和M4 組成一個(gè)差分放大器,放大器的輸出經(jīng)過晶體管M8 傳輸?shù)結(jié)端,而晶體管M1 和M2構(gòu)成的電流鏡則是差分放大器的有源負(fù)載。假設(shè)晶體管M1 與M2、M3 與M4、M9與M10 是匹配的,晶體管M5、M6、M7 和M11 組成偏置電流鏡,分別為三個(gè)支路提供偏置電流,且I7=I11。晶體管M1、M2 組成的電流鏡迫使晶體管M3 和M4的漏源電流相等,于是有Vgs3=Vgs4,又晶體管M3 與M4 為源極耦合對(duì),所以晶體管M3 與M4的柵壓相等,即Vx=Vy。晶體管M8作為源極跟隨器,在Y 端提供了低的輸出阻抗。如果Vy》0,且R是Y 端電阻,則從Y 端流出的電流為iy=Vy/R,晶體管M8 的漏極電流為(I7+iy),該電流通過電流鏡M9與M10 的作用復(fù)制到Z端。因?yàn)镮11=I7,所以Z端流出電流與Y 端的電流相等,即iz=iy。
晶體管M12-M17組成交叉耦合電流鏡將電流(I7+iy)復(fù)制到Z端口,由于電流I16 跟隨電流I7 變化,因此電流iz 流動(dòng)為反方向,即iz=-iy 。
由此,可以看出CCII 電路可以實(shí)現(xiàn):

第二部分電壓電流轉(zhuǎn)換電路如圖2 所示,晶體管M20、M21 提供恒定且相等的電流源。晶體管M22-M25 工作在飽和區(qū),M26-M29 工作在線性區(qū)。忽略體效應(yīng),則漏電流Id:


圖2 電壓電流轉(zhuǎn)換電路
圖2 中虛線部分電路可分為四個(gè)支路,由晶體管對(duì)(M22,M26)(M23,M28)(M24,M29)(M25,M27)構(gòu)成。電壓V1、V2為輸入信號(hào)。根據(jù)方程式(2a)和(2b),我們可以得到四個(gè)支路的電流與電壓的關(guān)系式:

將等式(3)-(6)按照泰勒級(jí)數(shù)展開,如(7)式所示,將其在(0,0)點(diǎn)二階展開:

并對(duì)其路徑積分之后,總的差分輸出電流:

于是有,定義差分輸入V=V1-V2

而差分輸入電流:

由方程式(9)、(10)、(11)和(1)有

評(píng)論