時鐘輸入和相位噪聲――測試設置

一些工程師一直在試圖評估如何取得時鐘源的相位噪聲，并將其轉化為最終達到ADC所產生信噪比的抖動。 現(xiàn)在來看一個電路示例，其采用AD9523低抖動時鐘發(fā)生器來為14位、250 MSPS ADC AD9643提供時鐘。 通過一些數(shù)學計算，我們根據(jù)AD9523的預期相位噪聲性能以及AD9643數(shù)據(jù)手冊規(guī)定的信噪比，能夠確定預期信噪比值為68.763 dBFS。 回想一下，實際測量值是68.848 dBFS，如下圖1所示。

借此能夠計算出預估值，并且實驗室測量結果與該計算值一致，總是令人欣慰的事。

AD9643評估板，可以將其配置為采用AD9523來驅動AD9643時鐘輸入。 在此就不深入評估板配置的細節(jié)層面，而是更關注基礎連接。如圖2所示，利用AD9643評估板、HSC-ADC-EVALCZ數(shù)據(jù)采集板、壁式電源、Rohde-Schwarz SMA100信號發(fā)生器和PC。

AD9643評估板后，就可以如圖中所示進行連接。 使用一個SMA100來驅動AD9643D的模擬輸入，并用第二個SMA100來驅動AD9523的基準電壓輸入。 這些SMA100信號發(fā)生器為工程師提供了極低相位噪聲的信號源，這對于器件獲得良好的性能至關重要。 盡管如此，工程師還是想了解的是元件的性能，而非驅動元件的信號源。 這些信號發(fā)生器產生的相位噪聲較低，對信號鏈的影響不大。

圖中所示的PC需要安裝ADI公司的SPIController和Visual Analog軟件包。 SPIController軟件提供了連接AD9643和AD9523器件SPI端口的接口，從而可以按工程師所想要的測試條件配置這些器件的相應設置。 Visual Analog軟件控制數(shù)據(jù)采集板，并且處理來自ADC的數(shù)字數(shù)據(jù)，得到圖1所示的FFT。其設置并不復雜，但是這值得探究，以深入理解如何得到之前所提出的數(shù)值的。