ARM處理器異常處理的返回地址分析
加入技術(shù)交流群
Reset
Data Abort
FIQ
IRQ
Prefetch Abort
SWI
Undefined instruction
Data Abort
FIQ
IRQ
Prefetch Abort
SWI
Undefined instruction
當(dāng)任何一個(gè)異常發(fā)生并得到響應(yīng)時(shí)，ARM內(nèi)核自動(dòng)完成以下動(dòng)作：
1、拷貝CPSR到SPSR_
2、設(shè)置適當(dāng)?shù)腃PSR位：
改變處理器狀態(tài)進(jìn)入ARM狀態(tài)；
改變處理器模式進(jìn)入相應(yīng)的異常模式；
設(shè)置中斷禁止位禁止相應(yīng)中斷。
3、更新LR_
4、設(shè)置PC到相應(yīng)的異常向量
2、設(shè)置適當(dāng)?shù)腃PSR位：
改變處理器狀態(tài)進(jìn)入ARM狀態(tài)；
改變處理器模式進(jìn)入相應(yīng)的異常模式；
設(shè)置中斷禁止位禁止相應(yīng)中斷。
3、更新LR_
4、設(shè)置PC到相應(yīng)的異常向量
當(dāng)一個(gè)異常處理返回時(shí)，一共有3 件事情需要處理：通用寄存器的恢復(fù)、狀態(tài)寄存器的恢復(fù)以及PC 指針的恢復(fù)。
通用寄存器的恢復(fù)采用一般的堆棧操作指令，而PC和CPSR的恢復(fù)可以通過(guò)一條指令來(lái)實(shí)現(xiàn)，下面是3 個(gè)例子：
MOVS pc, lr 或 SUBS pc, lr, #4 或LDMFD sp!, {pc}^
這幾條指令都是普通的數(shù)據(jù)處理指令，特殊之處就是把PC寄存器作為了目標(biāo)寄存器，并且?guī)Я颂厥獾暮缶Y“S”或“^”，在特權(quán)模式下，“S”或“^”的作用就是使指令在執(zhí)行時(shí)，同時(shí)完成從 SPSR 到CPSR 的拷貝，達(dá)到恢復(fù)狀態(tài)寄存器的目的。
異常返回時(shí)另一個(gè)非常重要的問(wèn)題是返回地址的確定，在前面曾提到進(jìn)入異常時(shí)處理器會(huì)有一個(gè)保存LR 的動(dòng)作，但是該保存值并不一定是正確的返回地址，下面以一個(gè)簡(jiǎn)單的指令執(zhí)行流水狀態(tài)圖來(lái)對(duì)此加以說(shuō)明。
我們知道在ARM 架構(gòu)里，PC值指向當(dāng)前執(zhí)行指令的地址加8處，也就是說(shuō)， 當(dāng)執(zhí)行指令A(yù)（地址0x8000）時(shí)，PC 等于指令C 的地址（0x8008）。假如指令A(yù) 是“BL”指令，則當(dāng)執(zhí)行該指令時(shí)，會(huì)把PC（=0x8008）保存到LR 寄存器里面，但是接下去處理器會(huì)馬上對(duì)LR 進(jìn)行一個(gè)自動(dòng)的調(diào)整動(dòng)作：LR=LR-0x4。這樣，最終保存在 LR 里面的是 B 指令的地址，所以當(dāng)從 BL 返回時(shí)，LR 里面正好是正確的返回地址。同樣的調(diào)整機(jī)制在所有LR自動(dòng)保存操作中都存在，比如進(jìn)入中斷響應(yīng)時(shí)，處理器所做的LR 保存中，也進(jìn)行了一次自動(dòng)調(diào)整，并且調(diào)整動(dòng)作都是LR=LR-0x4。
下面，我們對(duì)不同類型的異常的返回地址依次進(jìn)行說(shuō)明：
假設(shè)在指令A(yù) 處（地址0x8000）發(fā)生了異常，進(jìn)入異常響應(yīng)后，LR 上經(jīng)過(guò)調(diào)整保存的地址值應(yīng)該是B 的地址0x8004。
1、 如果發(fā)生的是軟件中斷，即A 是“SWI”指令
異常是由指令本身引起的，從 SWI 中斷返回后下一條執(zhí)行指令就是B，正好是LR 寄存器保存的地址， 所以只要直接把LR 恢復(fù)給PC。
MOVS pc, lr
2、 發(fā)生的是Undefined instruction異常
異常是由指令本身引起的，從異常返回后下一條執(zhí)行指令就是B，正好是LR 寄存器保存的地址， 所以只要直接把LR 恢復(fù)給PC。
MOVS pc, lr
3、 發(fā)生的是IRQ或FIQ中斷
因?yàn)橹噶畈豢赡鼙恢袛啻驍啵訟指令執(zhí)行完以后才能響應(yīng)中斷，此時(shí)PC已更新，指向指令D的地址（地址0x800C），LR 上經(jīng)過(guò)調(diào)整保存的地址值是C 的地址0x8008。中斷返回后應(yīng)該執(zhí)行B指令，所以返回操作是：
SUBS pc, lr, #4
4、 發(fā)生的是Prefetch Abort異常
該異常并不是處理器試圖從一個(gè)非法地址取指令時(shí)觸發(fā)，取出的指令只是被標(biāo)記為非法，按正常處理流程放在流水線上，在執(zhí)行階段觸發(fā)Prefetch Abort異常，此時(shí)LR 上經(jīng)過(guò)調(diào)整保存的地址值是B 的地址0x8004。異常返回應(yīng)該返回到A指令，嘗試重新取指令，所以返回操作是：
SUBS pc, lr, #4
5、 發(fā)生的是“Data Abort”
CPU訪問(wèn)存儲(chǔ)器時(shí)觸發(fā)該異常，此時(shí)PC指向指令D的地址（地址0x800C），LR 上經(jīng)過(guò)調(diào)整保存的地址值是C 的地址0x8008。異常返回后，應(yīng)回到指令A(yù)，嘗試重新操作存儲(chǔ)器，所以返回操作是：
SUBS pc, lr, #8
評(píng)論