74HC166與TPIC6A595分析

一、功能介紹

在上一篇中介紹了在電路中,我們將采集的外部32個IO點通過74HC166轉(zhuǎn)換成串行,經(jīng)SPI的MISO線傳送給Atmega162;使用TPIC6A595將MOSI串行輸出的3個字節(jié)數(shù)據(jù)轉(zhuǎn)換成并行輸出。

本文引用地址：http://www.ex-cimer.com/article/201611/318468.htm

二、74HC166使用方式介紹

74HC166是8-BIT的并行加載移位寄存器。它的功能表如下圖2.1,邏輯圖如圖2.2所示。

圖2.1: 74HC166功能表

圖2.2: 74HC166邏輯圖

1. 15管腳的輸入通過2個反相器控制2個與門的輸入,從而實現(xiàn)控制74HC166的并行輸入模式或者移位模式。在功能表中可以看出,當(dāng)SH/!LD置0,在CLK的上升沿,并行口a~h的數(shù)據(jù)將寫入D觸發(fā)器。
2. SER管腳是串行輸入口,當(dāng)15管腳設(shè)置成1,74HC166出于移位模式,在CLK的上升沿SER的數(shù)據(jù)將寫入D觸發(fā)器,原先D觸發(fā)器中的數(shù)據(jù)將移入下一個D觸發(fā)器,最高位D觸發(fā)器中的數(shù)據(jù)將輸出。在8個時鐘脈沖下完成8位D觸發(fā)器數(shù)據(jù)的更新。
3. CLK INH用于關(guān)閉CLK相當(dāng)于74HC166的使能控制,CLR用于清除D觸發(fā)器中的數(shù)據(jù)。

三、TPIC6A595使用方式介紹

TPIC6A595是一個8-BIT的串行輸入,并行輸出移位寄存器。其邏輯圖如圖3.1所示。

圖3.1

SER IN為串行輸入,在SRCK的上升沿數(shù)據(jù)移位輸入D觸發(fā)器。移位完成后,RCK上升沿將數(shù)據(jù)并行輸出。G為TPIC6A595并行輸出使能。SRCLR將清除D觸發(fā)器中的數(shù)據(jù)。

四、總結(jié)

74HC166和TPIC6A595的移位時鐘信號都接在Atmega162的SPI接口的CLK時鐘線上。當(dāng)SPI發(fā)送數(shù)據(jù)時,就會產(chǎn)生時鐘用于和外圍設(shè)備數(shù)據(jù)的發(fā)送和接收。