arm中的PLL，MPLL，UPLL，F(xiàn)CLK，HCLK，PCLK的作用概述

不同公司，不同等級(jí)的ARM架構(gòu)也是有許多共同的地方，因此以最為廣泛使用的2440為實(shí)例講解。

一，PLL
S3C2440 CPU主頻可達(dá)400MHz，開發(fā)板上的外接晶振為12M，通過時(shí)鐘控制邏輯的PLL（phaselockedloop，鎖相環(huán)電路）來倍頻這個(gè)系統(tǒng)時(shí)鐘。2440有兩個(gè)PLL（phaselockedloop）一個(gè)是MPLL，一個(gè)是UPLL。UPLL專用于USB設(shè)備，常用頻率為48MHz和96MHz。MPLL用于CPU及其他外圍器件，用于產(chǎn)生FCLK，HCLK，PCLK三種頻率，上電時(shí)，PLL并沒有被啟動(dòng)，F(xiàn)CLK=Fin=12MHz，若要提高系統(tǒng)時(shí)鐘，需要軟件來啟動(dòng)PLL。

1，F(xiàn)CLK是CPU提供的時(shí)鐘信號(hào)。

2，HCLK是為AHB總線提供的時(shí)鐘信號(hào)，AdvancedHigh-performanceBus，主要用于高速外設(shè)，比如內(nèi)存控制器，中斷控制器，LCD控制器，DMA等。

3，PCLK是為APB總線提供的時(shí)鐘信號(hào)，AdvancedPeripheralsBus，主要用于低速外設(shè)，比如看門狗，UART控制器，IIS,I2C，SDI/MMC,GPIO，RTCandSPI等。

二，參考文件
1，http://blog.csdn.net/heqiuya/article/details/8021655
2，http://zhidao.baidu.com/link?url=BAvsqdcOAUPbMGVpv8NPjB8bs9HG9wpnKcZy65C0tK-V71W-TGBE0iVcbs3lmlOZbdVKT96d8Mq5iCr2Si6r8gX1aJxlF32GKwDPrrl55UG