學(xué)習(xí)IIC總線近一個(gè)星期了，由淺及深，慢慢的理解了很多的東西。但一直對(duì)IIC總線協(xié)議的總線時(shí)序不甚理解。對(duì)數(shù)據(jù)位的傳送，懵懵懂懂，知其然，不知其所以然。查看了很多的資料，都是這樣描述數(shù)據(jù)位的傳輸：在I2C總線上傳送的每一位數(shù)據(jù)都有一個(gè)時(shí)鐘脈沖相對(duì)應(yīng)（或同步控制），即在SCL串行時(shí)鐘的配合下，在SDA上逐位地串行傳送每一位數(shù)據(jù)。進(jìn)行數(shù)據(jù)傳送時(shí)，在SCL呈現(xiàn)高電平期間，SDA上的電平必須保持穩(wěn)定，低電平為數(shù)據(jù)0，高電平為數(shù)據(jù)1。只有在SCL為低電平期間，才允許SDA上的電平改變狀態(tài)。尤其對(duì)“進(jìn)行數(shù)據(jù)傳送時(shí)，在SCL呈現(xiàn)高電平期間，SDA上的電平必須保持穩(wěn)定，低電平為數(shù)據(jù)0，高電平為數(shù)據(jù)1。只有在SCL為低電平期間，才允許SDA上的電平改變狀態(tài)”這句話不甚理解。
本文引用地址：
http://www.ex-cimer.com/article/201611/320018.htm 帶著這個(gè)問題，我在圖書館找了好幾天的資料。終于弄懂了。
每bit數(shù)據(jù)定義
下面再來看一下IIC總線時(shí)序的具體定義：
其中，
是數(shù)據(jù)建立的時(shí)間；
是數(shù)據(jù)保持時(shí)間。上升沿將數(shù)據(jù)送到SDA線上，是建立時(shí)間。高電平期間數(shù)據(jù)穩(wěn)定，等待下降沿讀取SDA線上的數(shù)據(jù)。下降沿從SDA線上讀取數(shù)據(jù)，下降沿之后的
是保持時(shí)間。
下面是發(fā)送數(shù)據(jù)的時(shí)序變化具體分析。
再來看一下接收數(shù)據(jù)時(shí)的時(shí)序的變化。
IIC總線協(xié)議的學(xué)習(xí)暫告一段落，開始SPI總線的學(xué)習(xí)！
加入技術(shù)交流群
評(píng)論