AVR M16 ADC應用設計要點

3、ADC轉換結果

A/D轉換結束后（ADIF=1），在ADC數(shù)據(jù)寄存器（ADCL和ADCH）中可以取得轉換的結果。對于單端輸入的A/D轉換，其轉換結果為：

ADC=（VIN×1024）/VREF

其中VIN表示選定的輸入引腳上的電壓，VREF表示選定的參考電源的電壓。0x000表示輸入引腳的電壓為模擬地，0x3FF表示輸入引腳的電壓為參考電壓值減去一個LSB。

對于差分轉換，其結果為：

ADC=(VPOS-VNEG)×GAIN×512/VREF

例：若差分輸入通道選擇為ADC3-ADC2，10倍增益，參考電壓2.56V，左端對齊（ADMUX=0xED），ADC3引腳上電壓300mV，ADC2引腳上電壓500mV。

則ADCR=（300-500）×10×512/2560=-400=0x270,ADCL=0x00，ADCH=0x9C。

若結果為右端對齊時（ADLAR=“0”），則ADCL=0x70，ADCH=0x02。

附錄2、ADC應用設計的深入討論

盡管AVR內部集成了10位的ADC，但是在實際應用中，要想真正實現(xiàn)10位精度，比較穩(wěn)定的ADC的話，并不象上一節(jié)中的例子那么簡單。需要進一步從硬件、軟件等方面進行綜合的、細致的考慮。下面介紹一些在ADC設計應用中應該考慮的幾個要點。

1、AVcc的穩(wěn)定性。

AVcc是提供給ADC工作的電源，如果AVcc不穩(wěn)定，就會影響ADC的轉換精度。在圖10-5中，系統(tǒng)電源通過一個LC濾波后接入AVcc，這樣就能很好的抑制掉系統(tǒng)電源中的高頻躁聲，提高了AVcc的穩(wěn)定性。另外在要求比較高的場合使用ADC時，PA口上的那些沒被用做ADC輸入的端口盡量不要作為數(shù)字I/O口使用。因為PA口的工作電源是由AVcc提供的，如果PA口上有比較大的電流波動，也會影響AVcc的穩(wěn)定。

2、參考電壓VREF的選擇確定

在實際應用中，要根據(jù)輸入測量電壓的范圍選擇正確的參考電壓VREF，以求得到比較好的轉換精度。ADC的參考電壓VREF還決定了A/D轉換的范圍。如果單端通道的輸入電壓超過VREF，將導致轉換結果全部接近于0x3FF，因此ADC的參考電壓應稍大于模擬輸入電壓的最高值。

ADC的參考電壓VREF可以選擇為AVCC，或芯片內部的2.56V參考源，或者為外接在AREF引腳上的參考電壓源。外接參考電壓應該穩(wěn)定，并大于2.0V（芯片的工作電壓為1.8V時，外接參考電壓應大于1.0V）。要求比較高的場合，建議在AREF引腳外接標準參考電壓源來作為ADC的參考電源。

3、ADC通道帶寬和輸入阻抗

不管使用單端輸入轉換還是差分輸入轉換方式，所有模擬輸入口的輸入電壓應在AVcc-GND之間。

在單端ADC轉換方式時，ADC通道的輸入頻率帶寬取決于ADC轉換時鐘頻率。一次常規(guī)的ADC轉換需要13個ADC時鐘，當ADC轉換時鐘為1MHz時，一秒種內ADC采樣轉換的次數(shù)約77K。根據(jù)采樣定理，此時ADC通道的帶寬為38.5KHz。

差分方式ADC轉換的帶寬是由芯片內部的差分放大器的帶寬決定，為4KHz。

AVR的ADC輸入阻抗典型值為100MΩ，為保證測量的準確，被測信號源的輸出阻抗要盡可能的低，應在10K以下。

4、ADC采樣時鐘的選擇

通常條件下，AVR的ADC逐次比較電路要達到轉換的最大精度，需要一個50K～200KHz的采樣時鐘。一次正常的ADC轉換過程需要13個采樣時鐘，假定ADC采樣時鐘為200KHz，那么最高的采樣速率為200K/13=15.384K。因此根據(jù)采樣定理，理論上被測模擬信號的最高頻率為7.7K！

盡管可以設置ADC的采樣時鐘為1M，但并不能提高ADC轉換精度，反而會降低轉換精度（受逐次比較硬件電路的限制），因此AVR的ADC不能完成高速ADC的任務。如果所需的轉換精度低于10位，那么采樣時鐘可以高于200KHz，以達到更高的采樣頻率。

ADC采樣時鐘的選擇方式為：給出或估計被測模擬信號的最高頻率fs，取采樣頻率為fs的4-10倍，再乘上13為ADC采樣時鐘頻率，該頻率應在50K～200KHz之間。如果該頻率大于200KHz，則ADC的10位精度不能保證。如果該頻率小于50Khz，則可選擇50K～200KHz之間的數(shù)值。

5、模擬噪聲的抑制

器件外部和內部的數(shù)字電路會產生電磁干擾，并會影響模擬測量的精度。如果ADC轉換精度要求很高，可以采用以下的技術來降低噪聲的影響：

（1）使模擬信號的通路盡可能的短。模擬信號連線應從模擬地的布線盤上通過，并使它們盡可能遠離高速開關數(shù)字信號線。

（2）AVR的AVcc引腳應該通過LC網(wǎng)絡與數(shù)字端電源Vcc相連。

（3）采用ADC噪聲抑制器功能來降低來自MCU內部的噪聲。

（4）如果某些ADC引腳是作為通用數(shù)字輸出口使用，那么在ADC轉換過程中，不要改變這些引腳的狀態(tài)。

6、ADC的校正

由于AVR內部ADC部分的放大器非線性等客觀原因，ADC的轉換結果會有誤差的。如果要獲得高精度的ADC轉換，還需要對ADC結果進行校正。具體的方法請參考AVR應用筆記AVR120（avr_app_120.pdf），在這篇應用設計參考中詳細介紹了誤差的種類，以及校正方案。

7、ADC精度的提高

在有了上述幾點的保證后，通過軟件的手段也能適當?shù)奶岣逜DC的精度。如采用多次測量取平均，軟件濾波算法等。在AVR應用筆記AVR121（avr_app_121.pdf）中介紹了一種使用過采樣算法的軟件實現(xiàn)，可以將ADC的精度提高到11位或更高，當然這是在花費更多的時間基礎上實現(xiàn)的。