<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 實現(xiàn)單片機與FPGA的雙向并口通信

          實現(xiàn)單片機與FPGA的雙向并口通信

          作者: 時間:2016-11-26 來源:網(wǎng)絡 收藏

          那么下面我們開始講解一下相應的程序語言吧。我用的單片機芯片是加強型的51單片機C8051F020,它都外擴了一些功能,如AD、DA、溫度傳感器,但是核心還是沒有改變的。要與FPGA進行通信,我用Quartus II的VHDL語言進行編程。也就是說,單片機與FPGA都要進行相應的端口設置。

          先講解一下FPGA方面的編程,如圖5,這是在Quartus II界面里的圖形

          其中端口含義如下:in_num[15..0]——代表要從FPGA向單片機傳輸?shù)臄?shù)據(jù)總線

          out_num[15..0]——代表要從單片機傳送給FPGA的數(shù)據(jù)總線,它與in_num[15..0]在直
          接與其它的端口(軟件界面里面)直接與其它端口連接

          Mcu[15..0]——代表硬件上要與單片機連接的端口。

          clk---則是時鐘信號,

          en--使能信號,當它為高的時候,則單片機向FPGA傳輸數(shù)據(jù),否則傳輸方向相反。

          對應的VHDL放言如下:

          library ieee;
          use ieee.std_logic_1164.all;

          entity interface2 is
          port(Mcu:inout std_logic_vector(15 downto 0);

          in_num:in std_logic_vector(15 downto 0);

          out_Num:out std_logic_vector(15 downto 0);

          clk:in std_logic;
          en:in std_logic);
          end interface2;

          architecture rtl of interface2 is
          signal a,b:std_logic_vector(15 downto 0);
          begin
          common: process(clk)
          begin
          if(clkevent and clk=1)then
          a<=in_num;
          out_num<=b;
          end if;
          end process;

          Wri_Read:process(en,Mcu)
          begin
          if(en=1)then

          Mcu<=(others=>Z);--

          b<=Mcu;
          else
          Mcu<=a;--當en=0的時候,就作為輸出端口
          end if;
          end process;
          end rtl;

          這里有幾個注意點:一、首先最好只用一個雙向口,也就是我這里的Mcu[15..0],另外一個“雙向口”則等效成一個輸入口與一個輸出口,也就是這里in_num[15..0]與out_num[15..0].否則會有麻煩的。 因為如果不這么做,那么在Quartus里面與這個雙向口相連的端口必須都要設成雙向口,這樣的話,嘿嘿...

          二、與那個Mcu[15..0]相聯(lián)系的端口必須是雙向口的,具體圖解如下。

          最后,進行單片機方面的設置了,其中最重要的就是端口初始化了。如下:

          //這個是FPGA要求的,當從FPGA里讀取數(shù)據(jù)時所要滿足的條件
          //眾所周知,在雙向口的設置中,對于端口的輸入與輸出的設置是最重要的
          //輸入時一定要記得把雙向口的輸出設置為高阻狀態(tài),在單片機中要記得設置為漏極開路
          //當輸出要記得把單片機設置為推挽輸出,否則設置為漏極開路的話是達不到效果 的
          voidReadData(void)
          {
          en=0;//這部分要與fpga聯(lián)合起來設置P1MDOUT=0x00;//此時單片機設置為漏極開路,在對端口寫1時才能呈現(xiàn)高阻狀態(tài)
          P74OUT=0x00;//這里我用的單片機是用P1口與P4口用來傳輸數(shù)據(jù)的
          P1=0xff;//對應端口寫1,設置成高阻狀態(tài)
          P4=0xff;//對應端口寫1,設置成高阻狀態(tài)
          }

          //這個也是FPGA要求的,當往FPGA里寫入數(shù)據(jù)時所要滿足的條件
          voidWriteData(void)
          {
          en=1;//當en=1時,我要向fpga里面寫數(shù)據(jù)了,
          P1MDOUT=0xff;//寫數(shù)據(jù)的時候,別忘記把對應的端口改成用推挽方式
          P74OUT=0x03;//不用的引腳設成漏極開路的狀態(tài).當輸出的方式時才把它設為推挽輸出
          }

          好了,到現(xiàn)在為止,我已經(jīng)把我知道都寫在這里了。如果認為我這篇文章對你有幫助的話,還請多多支持?;刭N是一種美德。


          上一頁 1 2 下一頁

          評論


          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();