MSP430--定時(shí)器B

1.定時(shí)器B模塊：

TimerB與TimerA大部分相同，不同點(diǎn)在于定時(shí)器B的捕獲/比較單元增加了鎖存器。

二者區(qū)別：

（1）TimerB計(jì)數(shù)長(zhǎng)度為8位，10位，12位，16位可編程，由TBCTL寄存器的CNTLx兩位來配置，而定時(shí)器A的計(jì)數(shù)長(zhǎng)度是固定的16位；

（2）TimerB沒有實(shí)現(xiàn)定時(shí)器A中的SCCI功能位的功能；

（3）TimerB在比較模式下的捕獲/比較寄存器功能與TimerA不同，增加了捕獲比較鎖存器；

（4）有些芯片型號(hào)當(dāng)中TimerB輸出實(shí)現(xiàn)了高阻抗輸出；

（5）比較模式的原理有所不同：TimerA當(dāng)中CCRx寄存器當(dāng)中保存與TAR相比較的數(shù)據(jù)，而在TimerB當(dāng)中CCRx中保存要比較的數(shù)據(jù)，但并不直接與定時(shí)器TBR相比較，而是將CCRx當(dāng)中的數(shù)據(jù)鎖存到相應(yīng)的鎖存器之后，由鎖存器與TBR相比較。從捕獲/比較寄存器相比較鎖存器傳輸數(shù)據(jù)的過程的時(shí)間也是可編程的，可以是寫入比較捕獲寄存器之后立即傳輸，也可有一個(gè)定時(shí)器來觸發(fā)傳輸。

（6）TimerB支持多種同步的定時(shí)功能，多重比較捕獲功能和多重波形輸出功能（PWM波）。而且，通過對(duì)比較數(shù)據(jù)的兩級(jí)緩沖，可實(shí)現(xiàn)多個(gè)PWM波同步周期更新。

2.TimerB的邏輯結(jié)構(gòu)圖：


定時(shí)器B的邏輯結(jié)構(gòu)基本與定時(shí)器A相同。

3.定時(shí)器B的寄存器：

寄存器相關(guān)位的配置過程參考定時(shí)器A和數(shù)據(jù)手冊(cè)。

4.定時(shí)器B的比較功能

當(dāng)定時(shí)器B工作在比較模式時(shí)，將數(shù)據(jù)寫入捕獲比較鎖存器TBCCRx當(dāng)中，當(dāng)TBCCTLx當(dāng)中的CLLDx位決定的裝載事件的發(fā)生時(shí)，TBCCRx中的數(shù)據(jù)會(huì)自動(dòng)地傳輸?shù)奖容^寄存器當(dāng)中。

5.TI提供的例程：

//
////
//
//MSP430F149
//-----------------
///||XIN|-
//| || HF XTAL (455k - 8MHz)
//--|RSTXOUT|-
//||
//|P4.1/TB1|--> CCR1 - 75% PWM
//|P4.2/TB2|--> CCR2 - 25% PWM
//
//M. Buccini
//Texas Instruments Inc.
//Feb 2005
//Built with IAR Embedded Workbench Version: 3.21A
//******************************************************************************

#include<msp430x14x.h>

void main(void)
{
volatile unsigned int i;
WDTCTL = WDTPW +WDTHOLD;// Stop WDT

//系統(tǒng)時(shí)鐘初始化
BCSCTL1 |= XTS;// ACLK= LFXT1 = HF XTAL

do
{
IFG1 &= ~OFIFG;// Clear OSCFault flag
for (i = 0xFF; i > 0; i--);// Time for flag to set
}
while ((IFG1 & OFIFG));// OSCFault flag still set?

BCSCTL2 |= SELM_3;// MCLK= LFXT1 (safe)

//io口初始化
P4DIR |= 0x06;// P4.1 and P4.2 output
P4SEL |= 0x06;// P4.2 and P4.2 TB1/2 otions

//定時(shí)器B的配置
TBCCR0 = 128;// PWM Period/2
TBCCTL1 = OUTMOD_6;// CCR1 toggle/set
TBCCR1 = 32;// CCR1 PWM duty cycle
TBCCTL2 = OUTMOD_6;// CCR2 toggle/set
TBCCR2 = 96;// CCR2 PWM duty cycle
TBCTL = TBSSEL_1 + MC_3;// ACLK, up-down mode

_BIS_SR(CPUOFF);// Enter LPM0
}