關(guān)于單片機(jī)IO口詳解

如圖所示，推挽放大器的輸出級有兩個“臂”（兩組放大元件），一個“臂”的電流增加時，另一個“臂”的電流則減小，二者的狀態(tài)輪流轉(zhuǎn)換。對負(fù)載而言，好像是一個“臂”在推，一個“臂”在拉，共同完成電流輸出任務(wù)。當(dāng)輸出高電平時，也就是下級負(fù)載門輸入高電平時，輸出端的電流將是下級門從本級電源經(jīng)VT3拉出。這樣一來，輸出高低電平時，VT3一路和VT5一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由于不論走哪一路，管子導(dǎo)通電阻都很小，使RC常數(shù)很小，轉(zhuǎn)變速度很快。因此，推拉式輸出級既提高電路的負(fù)載能力，又提高開關(guān)速度。

開漏輸出:輸出端相當(dāng)于三極管的集電極.要得到高電平狀態(tài)需要上拉電阻才行.適合于做電流型的驅(qū)動,其吸收電流的能力相對強(qiáng)(一般20ma以內(nèi)).

開漏形式的電路有以下幾個特點：

1.利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時，驅(qū)動電流是從外部的VCC流經(jīng)R pull-up，MOSFET到GND。IC內(nèi)部僅需很下的柵極驅(qū)動電流。

2.一般來說，開漏是用來連接不同電平的器件，匹配電平用的，因為開漏引腳不連接外部的上拉電阻時，只能輸出低電平，如果需要同時具備輸出高電平的功能，則需要接上拉電阻，很好的一個優(yōu)點是通過改變上拉電源的電壓，便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。（上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越低功耗越小，所以負(fù)載電阻的選擇要兼顧功耗和速度。）

3.OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負(fù)載充電，所以當(dāng)電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。

4.可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。補(bǔ)充：什么是“線與”？：

在一個結(jié)點(線)上,連接一個上拉電阻到電源VCC或VDD和n個NPN或NMOS晶體管的集電極C或漏極D,這些晶體管的發(fā)射極E或源極S都接到地線上,只要有一個晶體管飽和,這個結(jié)點(線)就被拉到地線電平上.因為這些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS),晶體管就會飽和,所以這些基極或柵極對這個結(jié)點(線)的關(guān)系是或非NOR邏輯.如果這個結(jié)點后面加一個反相器,就是或OR邏輯.

其實可以簡單的理解為：在所有引腳連在一起時，外接一上拉電阻，如果有一個引腳輸出為邏輯0，相當(dāng)于接地，與之并聯(lián)的回路“相當(dāng)于被一根導(dǎo)線短路”，所以外電路邏輯電平便為0，只有都為高電平時，與的結(jié)果才為邏輯1。

關(guān)于推挽輸出和開漏輸出，最后用一幅最簡單的圖形來概括：

該圖中左邊的便是推挽輸出模式，其中比較器輸出高電平時下面的PNP三極管截止，而上面NPN三極管導(dǎo)通，輸出電平VS+；當(dāng)比較器輸出低電平時則恰恰相反，PNP三極管導(dǎo)通，輸出和地相連，為低電平。右邊的則可以理解為開漏輸出形式，需要接上拉。

STM32的非ADC I/O口都是5V容忍，當(dāng)然可以接5V器件

浮空輸入：對于浮空輸入，一直沒找到很權(quán)威的解釋，只好從以下圖中去理解了

由于浮空輸入一般多用于外部按鍵輸入，結(jié)合圖上的輸入部分電路，我理解為浮空輸入狀態(tài)下，IO的電平狀態(tài)是不確定的，完全由外部輸入決定，如果在該引腳懸空的情況下，讀取該端口的電平是不確定的。