MSP430F5529 （三）統(tǒng)一時鐘系統(tǒng)UCS-1
加入技術(shù)交流群
UCSCTL4
SELA：ACLK時鐘源選擇。
000-XT1，001-VLO，010-REFO，011-DCO，
100-DCOCLKDIV，101-XT2有效時為XT2，否則為DCOCLKDIV
110、111保留以備后來使用。當(dāng)XT2有效時默認(rèn)為XT2CLK，否則默認(rèn)
為DCOCLKDIV
SELS：SMCLK時鐘源選擇。設(shè)置同SELA
SELM：MCLK時鐘源選擇。設(shè)置同SELA
UCSCTL5
DIVPA：ACLK外部有效輸出分頻000-1分頻，001-2分頻，010-4分頻，
011-8分頻，100-16分頻，101-32分頻，
110以及111都是備用的，默認(rèn)為32分頻。
DIVA：ACLK時鐘源分頻，設(shè)置同DIVPA
DIVS：SMCLK時鐘源分頻，設(shè)置同DIVPA
DIVM：MCLK時鐘源分頻，設(shè)置同DIVPA
UCSCTL6
XT2DRIVE：XT2振蕩器電流驅(qū)動能力調(diào)整
00最低電流消耗。XT2振蕩器工作在4MHz到8MHz…
XT2BYPASS：XT2旁路選擇0-XT2來源于內(nèi)部時鐘（使用外部晶振）
1-XT2來源于外部引腳輸入（旁路模式）
XT2OFF：關(guān)閉XT2振蕩器
0-當(dāng)XT2引腳被設(shè)置為XT2功能且沒有被設(shè)置位旁路模式時，XT2被打開；
1-當(dāng)XT2沒有被用作時鐘源以及沒有用作FLL參考時鐘時，XT2被關(guān)閉。
XTS：XT1工作模式選擇
0-低頻模式（XCAP定義XIN和XOUT引腳間的電容）
1-高頻模式（XCAP位沒有被使用）
XCAP：振蕩器負(fù)載電容選擇
SMCLKOFF：SMCLK關(guān)閉控制位 0-SMCLK開1-SMCLK關(guān)閉
XT1OFF：同XT2OFF
UCSCTL7
XT2OFFG：XT2出錯時置位，同時OFFIFG也會置位，需要軟件清零。
XT1HFOFFG：高頻工作模式下XT1出錯時置位，同時OFFIFG也會置位，需要軟件清零。
XT1LFOFFG：低頻工作模式下XT1出錯時置位，同時OFFIFG也會置位，需要軟件清零。
DCOOFFG：DCO出錯時置位，但當(dāng)DCO=1或31時，也會置位，同時OFFIFG也會置位，需要軟件清零。
UCSCTL8
信號請求使能：
0-相應(yīng)的信號請求禁止 1-相應(yīng)的信號請求允許
UCSCTL9
XT1、XT2旁路模式輸入搖擺電平（范圍）必須被設(shè)置
0-輸入范圍0~DVCC
1-輸入范圍0~DVIO
3.4實驗總結(jié)
實驗一：將MCLK和SMCLK配置為REFOCLK、VLOCLK(需要示波器測量)
/* REFOCLK和VLOCLK是芯片默認(rèn)提供的，只要芯片正常工作，這兩個時鐘就會正常工作，因此，該時鐘配置非常簡單，只需要修改UCSCTL4，將SELS和SELM配置為對應(yīng)的選項VLOCLK或者REFOCLK即可*/
#include
void main(void){
WDTCTL = WDTPW+WDTHOLD;
P1SEL |= BIT0;//聲明有特殊功能，將不被用作普通I/O
P1DIR |= BIT0;//ACLK輸出端，用來測量ACLK頻率，外接頻率計測
P2SEL |= BIT2;P2DIR |= BIT2;//SMCLK輸出端
P7SEL |= BIT7;P7DIR |= BIT7;//MCLK用輸出端
//UCSCTL4 = UCSCTL4&(~(SELS_7|SELM_7))|SELS_1|SELM_1; //將SMCLK和MCLK配置為VLOCLK
UCSCTL4 = UCSCTL4&(~(SELS_7|SELM_7))|SELS_2|SELM_2; //將SMCLK和MCLK配置為REFOCLK
/* UCSCTL4&(~(SELS_7|SELM_7))這一語句相當(dāng)于先把SELS和SELM清零*/
while(1);
}
評論