經(jīng)典的verilog鍵盤掃描程序
加入技術(shù)交流群
廢話說了一大堆，看程序吧：（本代碼經(jīng)過ise7.1i綜合并下載到SP306板上驗(yàn)證通過）
//當(dāng)三個獨(dú)立按鍵的某一個被按下后，相應(yīng)的LED被點(diǎn)亮；再次按下后，LED熄滅，按鍵控制LED亮滅
`timescale 1ns/1ns
module keyscan(
clk,
rst_n,
sw1_n,
sw2_n,
sw3_n,
//output
led_d3,
led_d4,
led_d5
);
input clk; //主時鐘信號，48MHz
input rst_n; //復(fù)位信號，低有效
input sw1_n,sw2_n,sw3_n; //三個獨(dú)立按鍵，低表示按下
output led_d3,led_d4,led_d5; //發(fā)光二極管，分別由按鍵控制
// ---------------------------------------------------------------------------
reg [19:0] cnt; //計(jì)數(shù)寄存器
always @ (posedge clk or negedge rst_n)
if (!rst_n) //異步復(fù)位
cnt <= 20d0;
else
cnt <= cnt + 1b1;
reg [2:0] low_sw;
always @(posedge clk or negedge rst_n)
if (!rst_n)
low_sw <= 3b111;
else if (cnt == 20hfffff) //滿20ms，將按鍵值鎖存到寄存器low_sw中
low_sw <= {sw3_n,sw2_n,sw1_n};
// ---------------------------------------------------------------------------
reg [2:0] low_sw_r; //每個時鐘周期的上升沿將low_sw信號鎖存到low_sw_r中
always @ ( posedge clk or negedge rst_n )
if (!rst_n)
low_sw_r <= 3b111;
else
low_sw_r <= low_sw;
//當(dāng)寄存器low_sw由1變?yōu)?時，led_ctrl的值變?yōu)楦撸S持一個時鐘周期
wire [2:0] led_ctrl = low_sw_r[2:0] & ( ~low_sw[2:0]);
reg d1;
reg d2;
reg d3;
always @ (posedge clk or negedge rst_n)
if (!rst_n)
begin
d1 <= 1b0;
d2 <= 1b0;
d3 <= 1b0;
end
else
begin //某個按鍵值變化時，LED將做亮滅翻轉(zhuǎn)
if ( led_ctrl[0] ) d1 <= ~d1;
if ( led_ctrl[1] ) d2 <= ~d2;
if ( led_ctrl[2] ) d3 <= ~d3;
end
assign led_d5 = d1 ? 1b1 : 1b0; //LED翻轉(zhuǎn)輸出
assign led_d3 = d2 ? 1b1 : 1b0;
assign led_d4 = d3 ? 1b1 : 1b0;
endmodule
也許初看起來這段代碼似乎有點(diǎn)吃力，好多的always好多的wire啊，而我們通常用得最多的判斷轉(zhuǎn)移好像不是主流。的確是這樣，一個好的verilog代碼，用多個always語句來分?jǐn)傄粋€大的always來執(zhí)行，會使得綜合起來更快，這也是接前兩篇日志說到代碼優(yōu)化的一個值得學(xué)習(xí)的方面。其次是wire連線很多，你要是仔細(xì)研究代碼，不難發(fā)現(xiàn)所有的鎖存器的連線關(guān)系編程者都考慮到了，這樣就不會平白無故的生成意想不到的寄存器了，這也是一個優(yōu)秀代碼的必備要素。
上面說的是代碼風(fēng)格，下面就看程序的編程思想吧。前兩個always語句里其實(shí)是做了一個20ms的計(jì)數(shù)，每隔20ms就會讀取鍵值，把這個鍵值放到寄存器low_sw中，接下來的一個always語句就是把low_sw的值鎖存到low_sw_r里，這樣以來，low_sw和low_sw_r就是前后兩個時鐘周期里的鍵值了，為什么要這樣呢？看下一個語句吧：
wire [2:0] led_ctrl = low_sw_r[2:0] & ( ~low_sw[2:0]);
仔細(xì)分析，你會發(fā)現(xiàn)當(dāng)沒有鍵按下時，low_sw=low_sw_r=3’b111，此時的led_ctrl=3’b000；只有當(dāng)low_sw和low_sw_r的某一位分別為0和1時，才可能使led_ctrl的值改變（也就是把led_ctrl的某一位拉高）。那么這意味著當(dāng)鍵值由1跳變到0時才可能把led_ctrl拉高。回顧前面的20ms賦鍵值，也就是說每20ms內(nèi)如果出現(xiàn)按鍵被按下，那么有一個時鐘周期里led_ctrl是會被拉高的，而再看后面的程序，led_ctrl的置高就使得相應(yīng)的LED燈的亮滅做一次改變，這就達(dá)到了目的。
評論