關(guān)于對ARM處理器中“8位位圖”的理解
加入技術(shù)交流群
其中，<>內(nèi)的項(xiàng)是必須的，{}內(nèi)的項(xiàng)是可選的，如
opcode 指令助記符，如LDR，STR 等
cond 執(zhí)行條件，如EQ，NE 等
S是否影響CPSR 寄存器的值，書寫時影響CPSR，否則不影響
Rd 目標(biāo)寄存器
Rn 第一個操作數(shù)的寄存器
shifter_operand第二個操作數(shù)
| 31-28 | 27-25 | 24-21 | 20 | 19-16 | 15-12 | 11-0（12位） |
| cond | 001 | opcode | S | Rn | Rd | shifter_operand |
當(dāng)?shù)? 個操作數(shù)的形式為：＃immed_8r常數(shù)表達(dá)式時“該常數(shù)必須對應(yīng)8位位圖，即常數(shù)是由一個8位的常數(shù)循環(huán)移位偶數(shù)位得到的。”
本文引用地址：http://www.ex-cimer.com/article/201612/324531.htm其意思是這樣：＃immed_8r在芯片處理時表示一個32位數(shù)，但是它是由一個8位數(shù)（比如：01011010，即0x5A）通過循環(huán)移位偶數(shù)位得到（1000 0000 0000 0000 0000 0000 0001 0110，就是0x5A通過循環(huán)右移2位（偶數(shù)位）的到的）。
而10100000 0000 0000 0000 0000 00010110，就不符合這樣的規(guī)定，編譯時一定出錯。因?yàn)槟憧赡芡ㄟ^將1011 0101循環(huán)右移位得到它，但是不可能通過循環(huán)移位偶數(shù)位得到。
10110000 0000 0000 0000 0000 00010110，也不符合這樣的規(guī)定，很明顯：1 0110 1011有9位。
為什么要有這樣的規(guī)定？
本人的理解是：
要從指令編碼格式來解釋（這就是我為什么一開始講的是指令編碼格式），仔細(xì)看表格中的shifter_operand所占的位數(shù)：12位。要用一個12位的編碼來表示任意的32位數(shù)是絕對不可能的（12位數(shù)有2^12種可能，而32位數(shù)有2^32種）。
但是又要用12位的編碼來表示32位數(shù)，怎么辦？
只有在表示數(shù)的數(shù)量上做限制。通過編碼來實(shí)現(xiàn)用12位的編碼來表示32位數(shù)。
在12位的shifter_operand中：8位存數(shù)據(jù)，4位存移位的次數(shù)。
8位存數(shù)據(jù)：解釋了“該常數(shù)必須對應(yīng)8位位圖”。
4位存移位的次數(shù)：解釋了為什么只能移偶數(shù)位。4位只有16種可能值，而32位數(shù)可以循環(huán)移位32次（32種可能），那就只好限制：只能移偶數(shù)位（兩位兩位地移，好像一個16位數(shù)在移位，16種移位可能）。這樣就解決了能表示的情況是實(shí)際情況一半的矛盾。
所以對＃immed_8r常數(shù)表達(dá)式的限制是解決指令編碼的第二個操作數(shù)位數(shù)不足以表示32位操作數(shù)的無奈之舉，但在我看來：這個可以說是聰明的做法。因?yàn)槿绻苯佑?2位數(shù)來表示32位操作數(shù)，只能表示0 到（2^12-1）。大于(2^12-1)的數(shù)就沒辦法表示了。而且細(xì)細(xì)想來“8位存數(shù)據(jù)，4位存移位的次數(shù)”，應(yīng)該是最好的組合了（我并未想過所有的組合，只是順便試了幾個）。
以上是本人對ARM處理器中“8位位圖”的個人理解，如有異議，歡迎批評指正?。。。。?！
評論