近來翻了翻uC/OS-II官網給出來的ARM7-ARM9移植手冊（AN-104），分析了在ARM中移植的問題，想想從來沒有認真的學習過ARM的匯編，趁著這個機會復習復習吧。其實底層的東西才是創(chuàng)造力的心臟。其中的移植代碼中存在的很多問題比如中斷的關閉和開啟，任務級別的情景切換，中斷到任務的情景切換都是我們在平時移植中講到，我也不在此強調了。在官網中提供的移植過程中存在異常處理機制，這個本不是在移植過程中考慮的，但是文檔中確實提供了一個比較好的處理方式。我在此對這一段時間的學習做一個總結。
首先需要了解ARM的異常處理機制，異常是每一種處理器都必須考慮的問題之一，關鍵在于如何讓處理，返回地址在什么位置都是需要考慮的，
ARM中支持7種異常，其中包括復位、未定義指令異常、軟中斷異常、預取指令中止、數據中止、IRQ、IFQ。每一種異常運行在特定的處理器模式下。我在此逐一的分析。
一般異常發(fā)生后，CPU都會進行一系列的操作，這些操作有一部分是CPU自動完成，有一部分是需要我們程序員完成。
首先說明CPU會自動完成的部分，用ARM結構手冊中的代碼描述如下：
R14_ = return link //這個可以參看寄存器的說明，兩個作用
SPSR_< exception_mode > = CPSR
CPSR[4:0] = exception mode number
CPSR[5] = 0 ; //AEM指令
If ==Reset or Fiq then //只有在復位和FIQ模式下才會關閉FIQ中斷
CPSR[6] = 1 ;
CPSR[7] = 1 ; //任何異常模式下都會關閉IRQ中斷
PC = exceptionvectoraddress
從上面的代碼中我們可以發(fā)現CPU自動處理的過程包括如下：
1、 拷貝CPSR到SPSR_
2、 設置適當的CPSR位：改變處理器狀態(tài)進入ARM狀態(tài)；改變處理器模式進入相應的異常模式；設置中斷禁止位禁止相應中斷。
3、 更新LR_，這個寄存器中保存的是異常返回時的鏈接地址
4、 設置PC到相應的異常向量
以上的操作都是CPU自動完成，異常的向量表如下：
本文引用地址：http://www.ex-cimer.com/article/201612/324534.htm返回地址問題
異常的返回地址也是需要我們注意的地方，不同的異常模式返回地址也是存在差異的，這主要是因為各種異常產生的機理存在差別所導致的。這樣我們的需要在異常進入處理函數之前或者在返回時調整返回地址，一般采用進入異常處理函數前進行手動調整。下面每一種異常R14保存的值都給了出來，其中也包含了CPU自動處理的部分，根據保存的R14就可以知道怎樣實現地址的返回。
復位異常：
可以看出該模式下的先對來說返回地址也比較簡單，不需要做太多的描述。
未定義的指令異常：
返回的方式也比較簡單：
MOVSPC, R14
軟中斷異常：
返回的方式也比較簡單：
MOVSPC, R14
預取指令中止異常：
返回需要做下面的調整：
SUBS PC, R14, #4
數據中止
返回地址需要做下面的調整：
如果需要重新訪問數據則：
SUBS PC, R14, #8
如果不需要重新訪問數據則：
SUBS PC, R14, #4
IRQ中斷的處理過程：
返回地址需要做下面的調整：
SUBS PC,R14,#4
IFQ中斷：
返回地址需要做下面的調整：
SUBSPC, R14 ,#4
從上面的代碼可以知道，對于每一種異常，保存的返回地址都是不一樣的，一般都需要我們手動的跳轉，當然調整的時機也需要我們選擇，是在進入處理前跳轉還是返回時調整都是需要我們程序員控制的。
在ARM Developer Suite Developer Guide中對ARM處理器的異常處理操作提供能更加詳細的解釋，每一種異常下的處理方式如下文描述：
異常返回時另一個非常重要的問題是返回地址的確定，在前面曾提到進入異常時處理器會有一個保存LR的動作，但是該保存值并不一定是正確的返回地址，下面以一個簡單的指令執(zhí)行流水狀態(tài)圖來對此加以說明。
我們知道在ARM架構里，PC值指向當前執(zhí)行指令的地址加8處，也就是說，當執(zhí)行指令A（地址0x8000）時，PC等于指令C的地址（0x8008）。假如指令A是“BL”指令，則當執(zhí)行該指令時，會把PC（=0x8008）保存到LR寄存器里面，但是接下去處理器會馬上對LR進行一個自動的調整動作：LR=LR-0x4。這樣，最終保存在LR里面的是B指令的地址，所以當從BL返回時，LR里面正好是正確的返回地址。同樣的調整機制在所有LR自動保存操作中都存在，比如進入中斷響應時，處理器所做的LR保存中，也進行了一次自動調整，并且調整動作都是LR=LR-0x4。
下面，我們對不同類型的異常的返回地址依次進行說明：
假設在指令A處（地址0x8000）發(fā)生了異常，進入異常響應后，LR上經過調整保存的地址值應該是B的地址0x8004。
1、如果發(fā)生的是軟件中斷，即A是“SWI”指令
異常是由指令本身引起的，從SWI中斷返回后下一條執(zhí)行指令就是B，正好是LR寄存器保存的地址，所以只要直接把LR恢復給PC。
MOVS pc, lr
2、發(fā)生的是Undefined instruction異常
異常是由指令本身引起的，從異常返回后下一條執(zhí)行指令就是B，正好是LR寄存器保存的地址，所以只要直接把LR恢復給PC。
MOVS pc, lr
3、發(fā)生的是IRQ或FIQ中斷
因為指令不可能被中斷打斷，所以A指令執(zhí)行完以后才能響應中斷，此時PC已更新，指向指令D的地址（地址0x800C），LR上經過調整保存的地址值是C的地址0x8008。中斷返回后應該執(zhí)行B指令，所以返回操作是：
SUBS pc, lr, #4
4、發(fā)生的是Prefetch Abort異常
該異常并不是處理器試圖從一個非法地址取指令時觸發(fā)，取出的指令只是被標記為非法，按正常處理流程放在流水線上，在執(zhí)行階段觸發(fā)Prefetch Abort異常，此時LR上經過調整保存的地址值是B的地址0x8004。異常返回應該返回到A指令，嘗試重新取指令，所以返回操作是：
SUBS pc, lr, #4
5、發(fā)生的是“Data Abort”
CPU訪問存儲器時觸發(fā)該異常，此時PC指向指令D的地址（地址0x800C），LR上經過調整保存的地址值是C的地址0x8008。異常返回后，應回到指令A，嘗試重新操作存儲器，所以返回操作是：
SUBS pc, lr, #8
以上就是ARM異常的CPU操作部分，接下來就是程序員應該完成的操作。
1.由于CPU會自動跳轉到對應的異常向量中，因此只需要在在各個異常向量中存放對應的操作，最簡單的都是存放一個B指令跳轉到對應的異常處理函數的操作即可。但由于B指令的跳轉返回只有+-32M，而異常處理函數的地址可能會超過+-32M,因此可以采用另一種方式實現方式：在異常向量中保存一條指令LDR PC [addr],其中的addr中就保存了異常處理函數的地址，當然addr的相對地址要小于+-32M。這樣也就解決了跳轉范圍的問題。
技術專區(qū)
加入技術交流群
評論