近來翻了翻uC/OS-II官網(wǎng)給出來的ARM7-ARM9移植手冊（AN-104），分析了在ARM中移植的問題，想想從來沒有認(rèn)真的學(xué)習(xí)過ARM的匯編，趁著這個(gè)機(jī)會(huì)復(fù)習(xí)復(fù)習(xí)吧。其實(shí)底層的東西才是創(chuàng)造力的心臟。其中的移植代碼中存在的很多問題比如中斷的關(guān)閉和開啟，任務(wù)級別的情景切換，中斷到任務(wù)的情景切換都是我們在平時(shí)移植中講到，我也不在此強(qiáng)調(diào)了。在官網(wǎng)中提供的移植過程中存在異常處理機(jī)制，這個(gè)本不是在移植過程中考慮的，但是文檔中確實(shí)提供了一個(gè)比較好的處理方式。我在此對這一段時(shí)間的學(xué)習(xí)做一個(gè)總結(jié)。
首先需要了解ARM的異常處理機(jī)制，異常是每一種處理器都必須考慮的問題之一，關(guān)鍵在于如何讓處理，返回地址在什么位置都是需要考慮的，
ARM中支持7種異常，其中包括復(fù)位、未定義指令異常、軟中斷異常、預(yù)取指令中止、數(shù)據(jù)中止、IRQ、IFQ。每一種異常運(yùn)行在特定的處理器模式下。我在此逐一的分析。
一般異常發(fā)生后，CPU都會(huì)進(jìn)行一系列的操作，這些操作有一部分是CPU自動(dòng)完成，有一部分是需要我們程序員完成。
首先說明CPU會(huì)自動(dòng)完成的部分，用ARM結(jié)構(gòu)手冊中的代碼描述如下：
R14_ = return link //這個(gè)可以參看寄存器的說明，兩個(gè)作用
SPSR_< exception_mode > = CPSR
CPSR[4:0] = exception mode number
CPSR[5] = 0 ; //AEM指令
If ==Reset or Fiq then //只有在復(fù)位和FIQ模式下才會(huì)關(guān)閉FIQ中斷
CPSR[6] = 1 ;
CPSR[7] = 1 ; //任何異常模式下都會(huì)關(guān)閉IRQ中斷
PC = exceptionvectoraddress
從上面的代碼中我們可以發(fā)現(xiàn)CPU自動(dòng)處理的過程包括如下：
1、 拷貝CPSR到SPSR_
2、 設(shè)置適當(dāng)?shù)腃PSR位：改變處理器狀態(tài)進(jìn)入ARM狀態(tài)；改變處理器模式進(jìn)入相應(yīng)的異常模式；設(shè)置中斷禁止位禁止相應(yīng)中斷。
3、 更新LR_，這個(gè)寄存器中保存的是異常返回時(shí)的鏈接地址
4、 設(shè)置PC到相應(yīng)的異常向量
以上的操作都是CPU自動(dòng)完成，異常的向量表如下：
本文引用地址：http://www.ex-cimer.com/article/201612/324534.htm返回地址問題
異常的返回地址也是需要我們注意的地方，不同的異常模式返回地址也是存在差異的，這主要是因?yàn)楦鞣N異常產(chǎn)生的機(jī)理存在差別所導(dǎo)致的。這樣我們的需要在異常進(jìn)入處理函數(shù)之前或者在返回時(shí)調(diào)整返回地址，一般采用進(jìn)入異常處理函數(shù)前進(jìn)行手動(dòng)調(diào)整。下面每一種異常R14保存的值都給了出來，其中也包含了CPU自動(dòng)處理的部分，根據(jù)保存的R14就可以知道怎樣實(shí)現(xiàn)地址的返回。
復(fù)位異常：
可以看出該模式下的先對來說返回地址也比較簡單，不需要做太多的描述。
未定義的指令異常：
返回的方式也比較簡單：
MOVSPC, R14
軟中斷異常：
返回的方式也比較簡單：
MOVSPC, R14
預(yù)取指令中止異常：
返回需要做下面的調(diào)整：
SUBS PC, R14, #4
數(shù)據(jù)中止
返回地址需要做下面的調(diào)整：
如果需要重新訪問數(shù)據(jù)則：
SUBS PC, R14, #8
如果不需要重新訪問數(shù)據(jù)則：
SUBS PC, R14, #4
IRQ中斷的處理過程：
返回地址需要做下面的調(diào)整：
SUBS PC,R14,#4
IFQ中斷：
返回地址需要做下面的調(diào)整：
SUBSPC, R14 ,#4
從上面的代碼可以知道，對于每一種異常，保存的返回地址都是不一樣的，一般都需要我們手動(dòng)的跳轉(zhuǎn)，當(dāng)然調(diào)整的時(shí)機(jī)也需要我們選擇，是在進(jìn)入處理前跳轉(zhuǎn)還是返回時(shí)調(diào)整都是需要我們程序員控制的。
在ARM Developer Suite Developer Guide中對ARM處理器的異常處理操作提供能更加詳細(xì)的解釋，每一種異常下的處理方式如下文描述：
異常返回時(shí)另一個(gè)非常重要的問題是返回地址的確定，在前面曾提到進(jìn)入異常時(shí)處理器會(huì)有一個(gè)保存LR的動(dòng)作，但是該保存值并不一定是正確的返回地址，下面以一個(gè)簡單的指令執(zhí)行流水狀態(tài)圖來對此加以說明。
我們知道在ARM架構(gòu)里，PC值指向當(dāng)前執(zhí)行指令的地址加8處，也就是說，當(dāng)執(zhí)行指令A(yù)（地址0x8000）時(shí)，PC等于指令C的地址（0x8008）。假如指令A(yù)是“BL”指令，則當(dāng)執(zhí)行該指令時(shí)，會(huì)把PC（=0x8008）保存到LR寄存器里面，但是接下去處理器會(huì)馬上對LR進(jìn)行一個(gè)自動(dòng)的調(diào)整動(dòng)作：LR=LR-0x4。這樣，最終保存在LR里面的是B指令的地址，所以當(dāng)從BL返回時(shí)，LR里面正好是正確的返回地址。同樣的調(diào)整機(jī)制在所有LR自動(dòng)保存操作中都存在，比如進(jìn)入中斷響應(yīng)時(shí)，處理器所做的LR保存中，也進(jìn)行了一次自動(dòng)調(diào)整，并且調(diào)整動(dòng)作都是LR=LR-0x4。
下面，我們對不同類型的異常的返回地址依次進(jìn)行說明：
假設(shè)在指令A(yù)處（地址0x8000）發(fā)生了異常，進(jìn)入異常響應(yīng)后，LR上經(jīng)過調(diào)整保存的地址值應(yīng)該是B的地址0x8004。
1、如果發(fā)生的是軟件中斷，即A是“SWI”指令
異常是由指令本身引起的，從SWI中斷返回后下一條執(zhí)行指令就是B，正好是LR寄存器保存的地址，所以只要直接把LR恢復(fù)給PC。
MOVS pc, lr
2、發(fā)生的是Undefined instruction異常
異常是由指令本身引起的，從異常返回后下一條執(zhí)行指令就是B，正好是LR寄存器保存的地址，所以只要直接把LR恢復(fù)給PC。
MOVS pc, lr
3、發(fā)生的是IRQ或FIQ中斷
因?yàn)橹噶畈豢赡鼙恢袛啻驍?，所以A指令執(zhí)行完以后才能響應(yīng)中斷，此時(shí)PC已更新，指向指令D的地址（地址0x800C），LR上經(jīng)過調(diào)整保存的地址值是C的地址0x8008。中斷返回后應(yīng)該執(zhí)行B指令，所以返回操作是：
SUBS pc, lr, #4
4、發(fā)生的是Prefetch Abort異常
該異常并不是處理器試圖從一個(gè)非法地址取指令時(shí)觸發(fā)，取出的指令只是被標(biāo)記為非法，按正常處理流程放在流水線上，在執(zhí)行階段觸發(fā)Prefetch Abort異常，此時(shí)LR上經(jīng)過調(diào)整保存的地址值是B的地址0x8004。異常返回應(yīng)該返回到A指令，嘗試重新取指令，所以返回操作是：
SUBS pc, lr, #4
5、發(fā)生的是“Data Abort”
CPU訪問存儲(chǔ)器時(shí)觸發(fā)該異常，此時(shí)PC指向指令D的地址（地址0x800C），LR上經(jīng)過調(diào)整保存的地址值是C的地址0x8008。異常返回后，應(yīng)回到指令A(yù)，嘗試重新操作存儲(chǔ)器，所以返回操作是：
SUBS pc, lr, #8
以上就是ARM異常的CPU操作部分，接下來就是程序員應(yīng)該完成的操作。
1.由于CPU會(huì)自動(dòng)跳轉(zhuǎn)到對應(yīng)的異常向量中，因此只需要在在各個(gè)異常向量中存放對應(yīng)的操作，最簡單的都是存放一個(gè)B指令跳轉(zhuǎn)到對應(yīng)的異常處理函數(shù)的操作即可。但由于B指令的跳轉(zhuǎn)返回只有+-32M，而異常處理函數(shù)的地址可能會(huì)超過+-32M,因此可以采用另一種方式實(shí)現(xiàn)方式：在異常向量中保存一條指令LDR PC [addr],其中的addr中就保存了異常處理函數(shù)的地址，當(dāng)然addr的相對地址要小于+-32M。這樣也就解決了跳轉(zhuǎn)范圍的問題。
技術(shù)專區(qū)
加入技術(shù)交流群
評論