單片機(jī)實(shí)現(xiàn)MP3播放的方法
加入技術(shù)交流群
1、VS1003芯片
本文引用地址：http://www.ex-cimer.com/article/201612/324670.htm1）芯片簡(jiǎn)介
VS1003是由荷蘭VLSI公司出品的一款單芯片的MP3/WMA/MIDI音頻解碼和ADPCM編碼芯片，其擁有一個(gè)高性能低功耗的DSP處理器核VS_DSP，5K的指令RAM，0.5K的數(shù)據(jù)RAM，串行的控制和數(shù)據(jù)輸入接口， 4個(gè)通用IO口，一個(gè)UART口；同時(shí)片內(nèi)帶有一個(gè)可變采樣率的ADC、一個(gè)立體聲DAC以及音頻耳機(jī)放大器。
VS1003通過(guò)一個(gè)串行接口來(lái)接收輸入的比特流，它可以作為一個(gè)系統(tǒng)的從機(jī)。輸入的比特流被解碼，然后通過(guò)一個(gè)數(shù)字竟是控制器到達(dá)一個(gè)18位過(guò)采樣多位 ε-ΔDAC。通過(guò)串行總線控制解碼器。除了基本的解碼，在用戶RAM中它還可以做其他特殊應(yīng)用，例如DSP音效處理。
2）芯片實(shí)物與SiriuS板上的VS1003
3）芯片封裝
以下的講述都是針對(duì)于LQFP-48封裝的。
4）VS1003特性
1.能解碼MPEG1 與MPEG2音頻層III（CBR+VBR+ABR）;WMA 4.0/4.1/7/8/9 5~384kbps所有流文件;WAV（PCM+IMA AD-PCM）;產(chǎn)生MIDI/SP-MIDI文件。
2.對(duì)話筒輸入或線路輸入的音頻信號(hào)進(jìn)行IMA ADPCMM編碼
3.支持MP3和WAVV流
4.高低音控制
5.單時(shí)鐘12~13MHz
6.內(nèi)部PLLL鎖相環(huán)時(shí)鐘倍頻器
7.低功耗
8.內(nèi)含高性能片上立體聲數(shù)模轉(zhuǎn)換器，兩聲道間無(wú)相位差
9.內(nèi)含能驅(qū)動(dòng)30歐負(fù)載的耳機(jī)驅(qū)動(dòng)器
10.模擬，數(shù)字，I/O單獨(dú)供電
11.為用戶代碼和數(shù)據(jù)準(zhǔn)備的5.5KB片上RAM
12.串行的控制/數(shù)據(jù)接口
13.可被用作微處理器的從機(jī)
14.特殊應(yīng)用的SPI Flash引導(dǎo)
15.借高度用途的UART接口
16.新功能可以通過(guò)軟件和4 GPIO添加
5）VS1003的引腳定義
管腳名稱 | LQFP-48 | 管腳類型 | 管腳功能 |
MICP | 1 | AI | 同相差分話筒輸入，自偏壓 |
MICN | 2 | AI | 反相差分話筒輸入，自偏壓 |
XRESET | 3 | DI | 低電平有效，異步復(fù)位端 |
DGND0 | 4 | DGND | 處理器核與I/O地 |
CVDD0 | 5 | CPWR | 處理器核電源 |
IOVDD0 | 6 | IOPWR | I/O電源 |
CVDD1 | 7 | CPEW | 處理器核電源 |
DREQ | 8 | DO | 數(shù)據(jù)請(qǐng)求，輸入總線 |
GPIO/DCLK | 9 | DIO | 通用I/O2 /串行數(shù)據(jù)總線時(shí)鐘 |
GPIO3/SDATA | 10 | DIO | 通用I/O3 /串行數(shù)據(jù)總線數(shù)據(jù) |
XDCS/BSYNC | 13 | DI | 數(shù)據(jù)片選端/字節(jié)同步 |
IOVDD1 | 14 | IOPWR | I/O 電源 |
VCO | 15 | DO | 時(shí)鐘壓控振蕩器VCO 輸出 |
DGND1 | 16 | DGND | 處理器核與I/O 的地 |
XTALO | 17 | AO | 晶振輸出 |
XTALI | 18 | AI | 晶振輸入 |
IOVDD2 | 19 | IOPWR | I/O電源 |
DGND2 | 20 | DGND | 處理器核與I/O 地 |
DGND3 | 21 | DGND | 處理器核與I/O 地 |
DGND4 | 22 | DGND | 處理器核與I/O 地 |
XCS | 23 | DI | 片選輸入，低電平有效 |
CVDD2 | 24 | CPWR | 處理器核電源 |
RX | 26 | DI | UART接收口，不用時(shí)接IOVDD |
TX | 27 | DO | UART發(fā)送口 |
SCLK | 28 | DI | 串行總線的時(shí)鐘 |
SI | 29 | DI | 串行輸入 |
SO | 30 | DO3 | 串行輸出 |
CVDD3 | 31 | CPWR | 處理器核電源 |
TEST | 32 | DI | 保留做測(cè)試，連接至IOVDD |
GPIO0/SPIBOOT | 33 | DIO | 通用I/O0 /SPIBOOT,使用100K 下拉電阻 |
GPIO1 | 34 | DIO | 通用I/O1 |
AGND0 | 37 | APWR | 模擬地，低噪聲參考地 |
AVDD0 | 38 | APWR | 模擬電源 |
RIGHT | 39 | AO | 右聲道輸出 |
AGND1 | 40 | APWR | 模擬地 |
AGND2 | 41 | APWR | 模擬地 |
GBUF | 42 | AO | 公共地緩沖器 |
AVDD1 | 43 | APWR | 模擬電源 |
RCAP | 44 | AIO | 基準(zhǔn)濾波電容 |
AVDD2 | 45 | APWR | 模擬電源 |
LEFT | 46 | AO | 左聲道輸出 |
AGND3 | 47 | APWR | 模擬地 |
LINE IN | 48 | AI | 線路輸入 |
評(píng)論